一种碳化硅MOSFET器件及制造方法技术

本申请涉及半导体技术领域，尤其是涉及一种碳化硅MOSFET器件及其制造方法，器件包括设有掺杂阱区的碳化硅外延层、依次层叠设置于碳化硅外延层上的同图案的栅氧化层和栅极层、包覆栅氧化层和栅极层的自对准绝缘层间层、第一导电层；掺杂阱区内设有第一接触区和多个源极结，在源极结与碳化硅外延层之间形成位于表面的有源区；碳化硅外延层内设有第二接触区；栅氧化层覆盖有源区，在相邻的两个栅极层之间形成栅间隙；自对准绝缘层间层具有对应第一接触区扩大修正的修正开口和对应第二接触区缩小后的栅间隙；基于该修正开口，第一导电层覆盖第一接触区与露出的部分源极结，基于缩小后的栅间隙，第一导电层覆盖第二接触区。第一导电层覆盖第二接触区。第一导电层覆盖第二接触区。

【技术实现步骤摘要】
一种碳化硅MOSFET器件及制造方法
[0001]本申请的优先权基础包括：申请号CN202211731690.9、申请日2022.12.30、专利名称为“一种碳化硅MOSFET器件及制造方法”的专利技术申请。


[0002]本申请涉及半导体
，尤其是涉及一种碳化硅MOSFET器件及其制造方法。

技术介绍

[0003]碳化硅是一种前景广阔的半导体材料，目前在已经形成了全球的材料、器件和应用产业链。碳化硅具有宽禁带、高热导率、高击穿强度、高饱和电子漂移速率、强物理化学稳定性、强抗辐照能力、以及优良的电学和热学特性，是高温、高频、抗辐射、大功率等应用场景下极为理想的半导体材料。
[0004]碳化硅材料制成的金属氧化物半导体场效应晶体管（Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor, 简称MOSFET）普遍适用于大功率器件领域，而MOSFET中栅氧可靠性是影响大功率 MOSFET 性能的主要因素之一。相关技术中，碳化硅MOSFET的绝缘介质栅是通过热氧化得到的二氧化硅，而二氧化硅与碳化硅衬底之间有较多的界面态，高密度的界面态会影响碳化硅MOSFET器件的性能和可靠性。
[0005]因此，相关技术的碳化硅MOSFET存在栅氧界面态密度过高的问题。

技术实现思路

[0006]为了减小碳化硅MOSFET的栅氧界面态的密度，本申请提供一种碳化硅MOSFET器件及其制造方法。r/>[0007]本申请提供的一种碳化硅MOSFET器件及其制造方法采用如下的技术方案：一种碳化硅MOSFET器件，包括：碳化硅外延层，所述碳化硅外延层内设有掺杂阱区，外露于所述碳化硅外延层的上表面；所述掺杂阱区内设有多个源极结，外露于所述碳化硅外延层的上表面，所述掺杂阱区在所述源极结与所述碳化硅外延层之间的上表面形成有源区；同图案的栅氧化层和栅极层，设于所述碳化硅外延层上，以覆盖所述有源区；所述栅氧化层覆盖所述掺杂阱区在所述碳化硅外延层与所述源极结之间的上表面，并延伸至覆盖部分所述碳化硅外延层与部分所述源极结，在相邻的两个所述栅极层之间形成栅间隙；自对准绝缘层间层，形成于所述碳化硅外延层上，以包覆所述栅极层和所述栅氧化层的侧边并缩小所述栅间隙，所述自对准绝缘层间层还延伸至覆盖部分所述源极结，所述自对准绝缘层间层自对准露出所述掺杂阱区在所述源极结之间用于形成第一接触区的区域与所述碳化硅外延层对准所述栅间隙用于形成第二接触区的区域；基于所述自对准绝缘层间层，所述第一接触区形成在所述掺杂阱区内，所述第二接触区形成在所述碳化硅外延层内，所述第一接触区与所述第二接触区外露于所述掺杂阱区的上表面，所述源极结相接所述第一接触区与所述掺杂阱区；所述自对准绝缘层间层具有对应所述第一接触区扩大
修正的修正开口和缩小后的栅间隙，使部分所述源极结的上表面外露于所述修正开口，所述第二接触区的上表面外露于缩小后的所述栅间隙；第一导电层，形成于所述碳化硅外延层上，以覆盖所述自对准绝缘层间层；基于所述修正开口，所述第一导电层还覆盖所述第一接触区与露出的部分所述源极结，基于缩小后的所述栅间隙，所述第一导电层还覆盖所述第二接触区。
[0008]通过采用上述技术方案，栅极层和栅氧化层在相邻的两个掺杂阱区之间形成栅间隙，减小了栅极和栅氧的尺寸，降低了碳化硅MOSFET器件栅氧界面态密度，降低了Qgd的同时降低了载流子运输散射，提高了载流子的迁移率，从而提高了碳化硅MOSFET器件的性能和可靠性；第二接触区与碳化硅外延层之间的界面形成PN结，该PN结提高了碳化硅MOSFET器件的抗击穿能力和稳定性。
[0009]在本申请的一实施例中，缩小后的所述栅间隙小于所述修正开口。
[0010]通过采用上述技术方案，有助于修正开口的扩大修正。
[0011]在本申请的一实施例中，碳化硅MOSFET器件还包括碳化硅衬底层、第二导电层，所述碳化硅外延层设于所述碳化硅衬底层上，所述第二导电层设于所述碳化硅衬底层的背面。
[0012]在本申请的一实施例中，所述碳化硅外延层和所述源极结的掺杂类型相同，掺杂阱区、所述第一接触区和所述第二接触区的掺杂类型相同且与源极结的掺杂类型不同。
[0013]在本申请的一实施例中，所述第一接触区的掺杂浓度大于所述掺杂阱区的掺杂浓度。
[0014]在本申请的一实施例中，所述第一接触区和所述第二接触区内均掺杂有在氩气气氛下激活后的铝离子，其中，铝离子的掺杂量介于1e19cm
‑3至1e20cm
‑3之间。
[0015]在本申请的一实施例中，所述源极结内掺杂有氮离子，其中，氮离子的掺杂量介于1e19cm
‑3至1e20cm
‑3之间。
[0016]在本申请的一实施例中，所述掺杂阱区内掺杂有铝离子，其中，铝离子的掺杂量介于0.5e18cm
‑3至5e18cm
‑3之间，铝离子的注入深度介于0.5μm至0.8μm之间。
[0017]在本申请的一实施例中，所述栅氧化层为热氧化处理后的氧化硅层，所述氧化硅层的厚度介于30nm至200nm之间；所述栅极层为导电型多晶硅层，所述导电型多晶硅层的厚度介于50nm至200nm之间。
[0018]本申请还提供一种碳化硅MOSFET器件的制备方法，用于制备本申请任意一项实施例所述的碳化硅MOSFET器件，所述制备方法包括：S1、提供层叠设置在碳化硅衬底层上的碳化硅外延层；S3、形成掺杂阱区在所述碳化硅外延层内，所述掺杂阱区外露于所述碳化硅外延层的上表面；S5、形成源极结在所述掺杂阱区内，所述源极结外露于所述掺杂阱区的上表面，所述掺杂阱区在所述源极结与所述碳化硅外延层之间的上表面形成有源区；S71、形成同图案的栅氧化层和栅极层在所述碳化硅外延层上，以覆盖所述有源区；所述栅氧化层覆盖所述掺杂阱区在所述碳化硅外延层与源极结之间的上表面，并延伸至覆盖部分所述碳化硅外延层与部分所述源极结，在相邻的两个所述栅极层之间形成栅间隙；
S72、形成自对准绝缘层间层于所述碳化硅外延层上，以完全包覆所述栅极层和所述栅氧化层的侧边并缩小所述栅间隙，所述自对准绝缘层间层还延伸覆盖所述源极结，所述自对准绝缘层间层露出所述掺杂阱区在所述源极结之间用于形成第一接触区的区域与所述碳化硅外延层对准所述栅间隙用于形成第二接触区的区域；S81、基于所述自对准绝缘层间层，形成所述第一接触区在所述掺杂阱区内的所述源极结之间，并形成所述第二接触区在所述碳化硅外延层对准所述栅间隙的区域，所述第一接触区外露于所述碳化硅外延层的上表面，所述源极结相接所述第一接触区与所述掺杂阱区，所述第二接触区外露于所述碳化硅外延层的上表面；S82、扩大修正所述自对准绝缘层间层对应所述第一接触区的修正开口，使部分所述源极结的上表面外露于所述自对准绝缘层间层的所述修正开口；S9、形成第一导电层于所述碳化硅外延层上，以覆盖所述自对准绝缘层间层，基于所述修正开口，所述第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅MOSFET器件，其特征在于，包括：碳化硅外延层（12），所述碳化硅外延层（12）内设有掺杂阱区（121），外露于所述碳化硅外延层（12）的上表面；所述掺杂阱区（121）内设有多个源极结（124），外露于所述碳化硅外延层（12）的上表面，所述掺杂阱区（121）在所述源极结（124）与所述碳化硅外延层（12）之间的上表面形成有源区（125）；同图案的栅氧化层（13）和栅极层（14），设于所述碳化硅外延层（12）上，以覆盖所述有源区（125）；所述栅氧化层（13）覆盖所述掺杂阱区（121）在所述碳化硅外延层（12）与所述源极结（124）之间的上表面，并延伸至覆盖部分所述碳化硅外延层（12）与部分所述源极结（124），在相邻的两个所述栅极层（14）之间形成栅间隙（141）；自对准绝缘层间层（15），形成于所述碳化硅外延层（12）上，以包覆所述栅极层（14）和所述栅氧化层（13）的侧边并缩小所述栅间隙（141），所述自对准绝缘层间层（15）还延伸至覆盖部分所述源极结（124），所述自对准绝缘层间层（15）自对准露出所述掺杂阱区（121）在所述源极结（124）之间用于形成第一接触区（122）的区域与所述碳化硅外延层（12）对准所述栅间隙（141）用于形成第二接触区（123）的区域；基于所述自对准绝缘层间层（15），所述第一接触区（122）形成在所述掺杂阱区（121）内，所述第二接触区（123）形成在所述碳化硅外延层（12）内，所述第一接触区（122）与所述第二接触区（123）外露于所述掺杂阱区（121）的上表面，所述源极结（124）相接所述第一接触区（122）与所述掺杂阱区（121）；所述自对准绝缘层间层（15）具有对应所述第一接触区（122）扩大修正的修正开口（151）和缩小后的栅间隙（141），使部分所述源极结（124）的上表面外露于所述修正开口（151），所述第二接触区（123）的上表面外露于缩小后的所述栅间隙（141）；第一导电层（16），形成于所述碳化硅外延层（12）上，以覆盖所述自对准绝缘层间层（15）；基于所述修正开口（151），所述第一导电层（16）还覆盖所述第一接触区（122）与露出的部分所述源极结（124），基于缩小后的所述栅间隙（141），所述第一导电层（16）还覆盖所述第二接触区（123）。2.根据权利要求1所述的碳化硅MOSFET器件，其特征在于，缩小后的所述栅间隙（141）小于所述修正开口（151）。3.根据权利要求1所述的碳化硅MOSFET器件，其特征在于，还包括碳化硅衬底层（11）、第二导电层（17），所述碳化硅外延层（12）设于所述碳化硅衬底层（11）上，所述第二导电层（17）设于所述碳化硅衬底层（11）的背面。4.根据权利要求1所述的碳化硅MOSFET器件，其特征在于，所述碳化硅外延层（12）和所述源极结（124）的掺杂类型相同，掺杂阱区（121）、所述第一接触区（122）和所述第二接触区（123）的掺杂类型相同且与源极结（124）的掺杂类型不同。5.根据权利要求4所述的碳化硅MOSFET器件，其特征在于，所述第一接触区（122）的掺杂浓度大于所述掺杂阱区（121）的掺杂浓度。6.根据权利要求5所述的碳化硅MOSFET器件，其特征在于，所述第一接触区（122）和所述第二接触区（123）内均掺杂有在氩气气氛下激活后的铝离子，其中，铝离子的掺杂量介于1e19cm
...

【专利技术属性】
技术研发人员：任炜强，康剑，春山正光，
申请(专利权)人：深圳真茂佳半导体有限公司，
类型：发明
国别省市：