一种半导体器件及其制造方法技术

技术编号:38622053 阅读:21 留言:0更新日期:2023-08-31 18:25
本发明专利技术公开了一种半导体器件及其制作方法,属于半导体技术领域。所述半导体器件包括:衬底;栅极结构,设置在所述衬底上;侧墙结构,设置在所述栅极结构的两侧;凹部,设置在所述侧墙结构两侧的所述衬底内以及所述栅极结构上;掺杂层,设置在所述凹部上,或所述凹部暴露的所述衬底和所述栅极结构内;补偿层,设置在所述掺杂层上;以及源极和漏极,设置在所述栅极结构两侧的所述补偿层内。通过本发明专利技术提供的一种半导体器件及其制作方法,可减少半导体器件的漏电,提高半导体器件的性能。提高半导体器件的性能。提高半导体器件的性能。

【技术实现步骤摘要】
一种半导体器件及其制造方法


[0001]本专利技术属于半导体
,特别涉及一种半导体器件及其制造方法。

技术介绍

[0002]金属

氧化物

半导体场效应晶体管(Metal

Oxide

Semiconductor Field

Effect Transistor,MOS)是半导体制造中的最基本器件,广泛适用于各种集成电路中,且根据载流子以及制作时的掺杂类型不同,分为NMOS晶体管和PMOS晶体管。在半导体器件的制作过程中,通过制备金属硅化物降低MOS晶体管的电阻,但由于金属层的扩散,容易导致在源极和漏极和栅极结构之间形成漏电通道,增大MOS晶体管的漏电,甚至会导致MOS晶体管失效。同时,在制作过程中,衬底的损伤可能进一步加剧漏电通道的形成。

技术实现思路

[0003]本专利技术的目的在于提供一种半导体器件及其制作方法,通过本专利技术提供的一种半导体器件及其制作方法,能够减少半导体器件的漏电,可以提高半导体器件的性能。
[0本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种半导体器件,其特征在于,包括:衬底;栅极结构,设置在所述衬底上;侧墙结构,设置在所述栅极结构的两侧;凹部,设置在所述侧墙结构两侧的所述衬底内以及所述栅极结构上;掺杂层,设置在所述凹部上,或所述凹部暴露的所述衬底和所述栅极结构内;补偿层,设置在所述掺杂层上;以及源极和漏极,设置在所述栅极结构两侧的所述补偿层内。2.根据权利要求1所述的半导体器件,其特征在于,在所述侧墙结构两侧的所述衬底内,所述补偿层与所述衬底齐平;和/或,在所述栅极结构上,所述补偿层与所述侧墙结构齐平。3.根据权利要求1所述的半导体器件,其特征在于,所述掺杂层包括第一掺杂层,所述第一掺杂层位于所述凹部的底部,以及所述凹部暴露的所述衬底上。4.根据权利要求3所述的半导体器件,其特征在于,所述第一掺杂层的厚度为所述凹部深度的40%~60%。5.根据权利要求1所述的半导体器件,其特征在于,所述掺杂层包括第二掺杂层,所述第二掺杂层位于所述凹部暴露的所述衬底和所述栅极结构内。6.根据权利要求5所述的半导体器件,其特征在于,所述源极和所述漏极的深度小于所述第二掺杂层的深度,在所述源极和/或所述漏极的底部以及靠近所述栅极结构一侧的侧壁,所述第二掺杂层设置在所述源极和/或所述漏极与所述衬底之间。7.根据权利要求3所述的半导体器件,其特征在于,所述补偿层为硅外延层,且所述补偿层的厚度或所述补偿层和所述第一掺杂层...

【专利技术属性】
技术研发人员:陈兴黄普嵩
申请(专利权)人:合肥晶合集成电路股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1