一种半导体结构及其形成方法，以及晶圆切割方法，形成方法包括：提供基底，所述基底包括切割道区，在所述切割道区中，所述基底顶部形成有互连结构，且最顶层的互连结构为顶部互连结构；在所述顶部互连结构的顶部形成多个分立的缓冲互连结构，多个所述缓冲互连结构沿相对应顶部互连结构的延伸方向排布，所述缓冲互连结构与所述顶部互连结构相电连接。由于多个缓冲互连结构呈分段式，即相邻缓冲互连结构之间具有空间间隔，所述缓冲互连结构产生的拉伸应力的连续性被阻断，并且产生的拉伸应力较小，降低了所述缓冲互连结构与切割道区周围的各个膜层结构(例如：密封环)相短接的概率，从而提高了所述半导体结构的性能。提高了所述半导体结构的性能。提高了所述半导体结构的性能。
【技术实现步骤摘要】
半导体结构及其形成方法、以及晶圆切割方法
[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法、以及晶圆切割方法。
技术介绍
[0002]在半导体芯片封装工艺中，需要对芯片进行切割，切割过程在切割道中进行。切割的机械力可能导致边缘处形成微小裂痕，尤其是接近边角处。所形成的裂痕可能会朝向集成电路的中心电路区域推进而造成其中的电路区域毁坏。为了保护电路区域，一般会在集成电路芯片上介于电路区域以及其切割道之间，配置芯片密封环(seal ring)，传统的密封环一般采用多层金属层叠加，通常为双密封环(内外共两圈)或单密封环(仅一圈)。芯片密封环可以防止任何裂痕侵入集成电路内部的电路区域。
[0003]然而，随着芯片尺寸的变小，芯片与芯片间的切割道尺寸也逐步缩小，切割道尺寸的缩小给后段的切割(die saw)工艺带来了严峻的挑战。
技术实现思路
[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法、以及晶圆切割方法，有利于进一步半导体结构的性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：基底，所述基底包括切割道区和器件区；互连结构，位于所述切割道区和器件区的所述基底的顶部，且最顶层的所述互连结构为顶部互连结构；多个缓冲互连结构，分立于所述顶部互连结构的顶部，多个所述缓冲互连结构沿相对应顶部互连结构的延伸方向排布，所述缓冲互连结构与所述顶部互连结构相电连接。
[0006]相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底包括切割道区，在所述切割道区中，所述基底顶部形成有互连结构，且最顶层的互连结构为顶部互连结构；在所述顶部互连结构的顶部形成多个分立的缓冲互连结构，多个所述缓冲互连结构沿相对应顶部互连结构的延伸方向排布，所述缓冲互连结构与所述顶部互连结构相电连接。
[0007]相应的，本专利技术实施例还提供一种晶圆切割方法，包括：提供待切割的器件晶圆，所述器件晶圆包括利用本专利技术实施例提供的半导体结构；在所述切割道区中，从所述缓冲互连结构的一侧，沿所述切割道区的延伸方向对所述切割道区中的缓冲互连结构、互连结构和基底进行切割，将所述器件晶圆分割成多个芯片。
[0008]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0009]本专利技术实施例提供一种半导体结构的形成方法，在所述顶部互连结构的顶部形成多个分立的缓冲互连结构，多个所述缓冲互连结构沿相对应顶部互连结构的延伸方向排布，后续在对切割道区的缓冲互连结构、互连结构和基底进行切割的过程中，由于多个缓冲互连结构呈分段式，即相邻缓冲互连结构之间具有空间间隔，所述缓冲互连结构产生的拉
伸应力的连续性被阻断，并且产生的拉伸应力较小，降低了所述缓冲互连结构与切割道区周围的各个膜层结构(例如：密封环)相短接的概率，从而提高了所述半导体结构的性能。
附图说明
[0010]图1是一种半导体结构对应的结构示意图；
[0011]图2至图3是本专利技术半导体结构一实施例对应的结构示意图；
[0012]图4是本专利技术半导体结构另一实施例对应的结构示意图；
[0013]图5至图10是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图；
[0014]图11是本专利技术半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
具体实施方式
[0015]目前半导体结构的性能有待提高。现结合一种半导体结构分析其性能有待提高的原因。
[0016]图1是一种半导体结构对应的结构示意图。
[0017]所述半导体结构包括：基底10，所述基底10包括切割道区10A和位于切割道区10A两侧的密封区10B；互连结构11，位于所述切割道区10A的所述基底10的顶部，且最顶部的所述互连结构11为顶部互连结构17；密封环22，凸立于所述密封区10B的所述基底10的顶部，所述密封环22与所述互连结构11在平行于所述基底10表面的方向上相间隔；第一钝化层12，位于所述基底10的顶部，且覆盖所述顶部互连结构17和密封环22。
[0018]经研究发现，由于器件特征尺寸的不断减小，所述密封环22与所述互连结构11在平行于所述基底10表面的方向上相间隔的距离也越来越小，在沿所述切割道区10A的延伸方向对所述切割道区10A中的互连结构11和基底10进行切割的过程中，顶部互连结构17产生的拉伸应力较大，被切割卷起的顶部互连结构17容易向所述密封环22靠近，增大了被切割卷起的顶部互连结构17与密封环22相短接的概率，从而导致所述半导体结构的性能下降。
[0019]为了解决技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括切割道区，在所述切割道区中，所述基底顶部形成有互连结构，且最顶层的互连结构为顶部互连结构；在所述顶部互连结构的顶部形成多个分立的缓冲互连结构，多个所述缓冲互连结构沿相对应顶部互连结构的延伸方向排布，所述缓冲互连结构与所述顶部互连结构相电连接。
[0020]本专利技术实施例通过在所述顶部互连结构的顶部形成多个分立的缓冲互连结构，多个所述缓冲互连结构沿相对应顶部互连结构的延伸方向排布，后续在对切割道区的缓冲互连结构、互连结构和基底进行切割的过程中，由于多个缓冲互连结构呈分段式，即相邻缓冲互连结构之间具有空间间隔，所述缓冲互连结构产生的拉伸应力的连续性被阻断，并且产生的拉伸应力较小，降低了所述缓冲互连结构与切割道区周围的各个膜层结构(例如：密封环)相短接的概率，从而提高了所述半导体结构的性能。
[0021]为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。
[0022]图2至图3是本专利技术半导体结构一实施例对应的结构示意图，其中，图2是俯视图，图3是图2沿AB方向的剖视图。
[0023]所述半导体结构包括：基底200，所述基底200包括切割道区200A和器件区(图未示)；互连结构201，位于所述切割道区200A和器件区的所述基底200的顶部，且最顶层的所述互连结构201为顶部互连结构207；多个缓冲互连结构210，分立于所述顶部互连结构207的顶部，多个所述缓冲互连结构210沿相对应顶部互连结构207的延伸方向排布，所述缓冲互连结构210与所述顶部互连结构207相电连接。
[0024]本实施例中，在所述顶部互连结构207的顶部设置多个分立的缓冲互连结构210，多个所述缓冲互连结构210沿相对应顶部互连结构207的延伸方向排布，后续在对切割道区200A的缓冲互连结构210、互连结构201和基底200进行切割的过程中，由于多个缓冲互连结构210呈分段式，即相邻缓冲互连结构210之间具有空间间隔，所述缓冲互连结构210产生的拉伸应力的连续性被阻断，并且产生的拉伸应力较小，降低了所述缓冲互连结构210与切割道区200A周围的各个膜层结构(例如：密封环)相短接的概率，从而提高了所述半导体结构的性能。
[0025]所述本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，所述基底包括切割道区和器件区；互连结构，位于所述切割道区和器件区的所述基底的顶部，且所述切割道区中最顶层的所述互连结构为顶部互连结构；多个缓冲互连结构，分立于所述顶部互连结构的顶部，多个所述缓冲互连结构沿相对应顶部互连结构的延伸方向排布，所述缓冲互连结构与所述顶部互连结构相电连接。2.如权利要求1所述的半导体结构，其特征在于，所述缓冲互连结构与所述顶部互连结构为一体式结构；或者，所述缓冲互连结构与所述顶部互连结构为不同层结构。3.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：第一钝化层，所述第一钝化层覆盖所述顶部互连结构；所述半导体结构还包括：互连插塞，位于所述顶部互连结构顶部的第一钝化层中且贯穿所述第一钝化层，所述互连插塞的顶部与所述第一钝化层的顶部相齐平；所述缓冲互连结构与所述顶部互连结构通过所述互连插塞实现电连接。4.如权利要求3所述的半导体结构，其特征在于，所述互连插塞的材料包括铝和氮化钽中的一种或两种。5.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：第二钝化层，覆盖所述缓冲互连结构和顶部互连结构。6.如权利要求5所述的半导体结构，其特征在于，所述基底还包括位于所述切割道区和器件区之间的密封区；所述半导体结构还包括：密封环，凸立于所述密封区的所述基底顶部，所述密封环与所述互连结构和缓冲互连结构在平行于所述基底表面的方向上相间隔；所述第二钝化层还覆盖所述密封环。7.如权利要求1所述的半导体结构，其特征在于，所述缓冲互连结构的材料包括铝和氮化钽中的一种或两种。8.如权利要求1所述的半导体结构，其特征在于，沿相对应的所述顶部互连结构的延伸方向，相邻所述缓冲互连结构之间等间距排布。9.如权利要求1所述的半导体结构，其特征在于，沿相对应的所述顶部互连结构的延伸方向，相邻所述缓冲互连结构之间的距离为70μm至140μm。10.如权利要求1所述的半导体结构，其特征在于，所述缓冲互连结构沿相对应的所述顶部互连结构延伸方向上的尺寸为50μm至70μm。11.如权利要求6所述的半导体结构，其特征在于，所述密封环与所述互连结构和缓冲互连结构在平行于所述基底表面的方向上相间隔的距离为4μm至10μm。12.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括切割道区，在所述切割道区中，所述基底顶...
【专利技术属性】
技术研发人员：黄婷婷，王亚平，费春潮，朱雅莉，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。