半导体结构及其制作方法技术

本公开涉及一种半导体结构及其制作方法。其中，半导体机构包括：基底，包括相邻的第一区域和第二区域；阵列结构，位于所述基底的表面，且位于所述第一区域；导电层，位于所述阵列结构远离所述基底的一侧，并与所述阵列结构电连接；布线结构，位于所述导电层远离所述阵列结构的一侧，所述布线结构包括重布线通孔，所述重布线通孔与所述导电层电连接；第一介质层，覆盖所述基底第二区域的表面，所述第一介质层远离所述基底的一面相对于所述导电层远离所述基底的一面靠近所述基底。该半导体结构在沿晶圆的划线槽切割的过程中不会产生金属残留物，从而防止发生短路和放电的问题。从而防止发生短路和放电的问题。从而防止发生短路和放电的问题。

【技术实现步骤摘要】
半导体结构及其制作方法


[0001]本公开涉及半导体
，尤其涉及一种半导体结构及其制作方法。

技术介绍

[0002]在半导体
中，为了获得单独的半导体结构，通常采用的工艺步骤是需要先制作出一个由多个半导体结构组成的晶圆，再沿相邻的两个半导体结构之间的划线槽对晶圆进行切割，以得到单独的半导体结构。
[0003]但是，目前在沿划线槽对相邻的两个半导体结构进行切割后，会在半导体结构中产生金属残留物，从而导致切割后形成的半导体结构出现短路或者放电的问题。
[0004]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

[0005]本公开的目的在于克服上述现有技术的不足，提供一种半导体结构及其制作方法。该半导体结构在切割后不会产生金属残留物，从而不会出现短路或者放电的问题。
[0006]本公开一方面提供了一种半导体结构，所述半导体结构包括：
[0007]基底，包括相邻的第一区域和第二区域；
[0008]阵列结构，位于所述基底的表面，且位于所述第一区域；
[0009]导电层，位于所述阵列结构远离所述基底的一侧，并与所述阵列结构电连接；
[0010]布线结构，位于所述导电层远离所述阵列结构的一侧，所述布线结构包括重布线通孔，所述重布线通孔与所述导电层电连接；
[0011]第一介质层，覆盖所述基底第二区域的表面，所述第一介质层远离所述基底的一面相对于所述导电层远离所述基底的一面靠近所述基底。
[0012]在本公开的一个示例性实施例中，所述半导体结构还包括：
[0013]保护结构，位于所述第一区域，且位于所述阵列结构和所述第一介质层之间，所述保护结构远离所述基底的一面相对于所述第一介质层远离所述基底的一面远离所述基底。
[0014]在本公开的一个示例性实施例中，所述保护结构远离所述基底的一面与所述基底之间的距离和所述导电层远离所述基底的一面与所述基底之间的距离相同。
[0015]在本公开的一个示例性实施例中，所述保护结构包括：
[0016]多个保护层，多个所述保护层沿第一方向间隔排布，且相邻的所述保护层相互连接；
[0017]其中，所述第一方向为所述基底指向所述阵列结构的方向。
[0018]在本公开的一个示例性实施例中，所述保护结构至少包括：沿所述第一方向间隔排列的第一保护层、第二保护层、第三保护层和第四保护层；
[0019]所述半导体结构还包括：
[0020]在所述第一区域上沿所述第一方向依次形成的第二介质层、第三介质层、第四介
质层、第五介质层、第六介质层、第七介质层和第八介质层，且所述第一保护层位于所述第二介质层中，所述第二保护层位于所述第四介质层中，所述第三保护层位于所述第六介质层中，所述第四保护层位于所述第八介质层中。
[0021]在本公开的一个示例性实施例中，所述布线结构还包括：
[0022]重布线层，位于所述重布线通道远离所述基底的一侧；
[0023]钝化层，位于所述重布线层远离所述基底的一侧。
[0024]在本公开的一个示例性实施例中，所述半导体结构还包括：
[0025]虚置图案组，位于所述保护结构与所述第一介质层之间，且所述虚置图案组远离所述基底的一面相对于所述第一介质层远离所述基底的一面远离所述基底。
[0026]在本公开的一个示例性实施例中，所述虚置图案组包括：
[0027]多个虚置图案层，多个所述虚置图案层沿所述第一方向间隔设置，且每一个所述虚置图案层在第二方向上的投影均与一个所述保护层在所述第二方向上的投影交叠；
[0028]其中，所述第二方向为所述虚置图案组指向所述保护结构的方向。
[0029]在本公开的一个示例性实施例中，每一个所述虚置图案层在第二方向上的投影均与一个所述保护层在所述第二方向上的投影重合。
[0030]在本公开的一个示例性实施例中，部分所述第二区域上也设置有所述第二介质层、第三介质层、第四介质层、第五介质层、第六介质层、第七介质层和第八介质层，
[0031]所述虚置图案层至少包括：第一图案层、第二图案层、第三图案层和第四图案层；所述第一图案层位于所述第二区域上的所述第二介质层中，所述第二图案层位于所述第二区域上的所述第四介质层中，所述第三图案层位于所述第二区域上的所述第六介质层中，所述第四图案层位于所述第二区域上的所述第八介质层中。
[0032]在本公开的一个示例性实施例中，所述半导体结构还包括：在所述第八介质层上依次设置的第九介质层、第十介质层和第十一介质层，所述重布线通孔位于所述第九介质层中，所述重布线层位于所述第十介质层中，所述钝化层位于所述第十一介质层中；
[0033]所述第九介质层、所述第十介质层和所述第十一介质层靠近所述第一介质层的边缘的形状为曲线、折线和直线中的任意一种。
[0034]在本公开的一个示例性实施例中，所述第一介质层的厚度大于或等于10nm。
[0035]本公开另一方面提供了一种半导体结构的制作方法，所述半导体结构的制作方法包括：
[0036]形成基底，所述基底包括相邻的第一区域和第二区域；
[0037]于所述基底的表面形成阵列结构，所述阵列结构位于所述第一区域上；
[0038]于所述阵列结构远离所述基底的一侧形成导电层，所述导电层与所述阵列结构电连接；
[0039]于所述导电层远离所述阵列结构的一侧形成布线结构，所述布线结构包括重布线通孔，所述重布线通孔与所述导电层电连接；
[0040]形成覆盖所述第二区域表面的第一介质层，所述第一介质层远离所述基底的一面相对于所述导电层远离所述基底的一面靠近所述基底。
[0041]在本公开的一个示例性实施例中，于所述导电层远离所述阵列结构的一侧形成布线结构之前，所述半导体结构的制作方法还包括：
[0042]于所述第一区域上形成保护结构，所述保护结构位于所述阵列结构和所述第一介质层之间，且使所述保护结构远离所述基底的一面相对于所述第一介质层远离所述基底的一面远离所述基底。
[0043]在本公开的一个示例性实施例中，所述保护结构至少包括依次形成的第一连接层、第一保护层、第二连接层、第二保护层、第三连接层、第三保护层、第四连接层和第四保护层。
[0044]在本公开的一个示例性实施例中，所述于所述第一区域上形成保护结构，所述半导体结构的制作方法还包括：
[0045]于所述第二区域上形成虚置图案组，所述虚置图案组至少包括依次形成的第一图案层、第二图案层、第三图案层和第四图案层。
[0046]在本公开的一个示例性实施例中，所述于所述基底的表面形成阵列结构，所述半导体结构的制作方法还包括：
[0047]于所述第一区域上和所述第二区域上形成初始第一介质层；
[0048]于所述第一区域上的所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，所述半导体结构包括：基底，包括相邻的第一区域和第二区域；阵列结构，位于所述基底的表面，且位于所述第一区域；导电层，位于所述阵列结构远离所述基底的一侧，并与所述阵列结构电连接；布线结构，位于所述导电层远离所述阵列结构的一侧，所述布线结构包括重布线通孔，所述重布线通孔与所述导电层电连接；第一介质层，覆盖所述基底第二区域的表面，所述第一介质层远离所述基底的一面相对于所述导电层远离所述基底的一面靠近所述基底。2.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：保护结构，位于所述第一区域，且位于所述阵列结构和所述第一介质层之间，所述保护结构远离所述基底的一面相对于所述第一介质层远离所述基底的一面远离所述基底。3.根据权利要求2所述的半导体结构，其特征在于，所述保护结构远离所述基底的一面与所述基底之间的距离和所述导电层远离所述基底的一面与所述基底之间的距离相同。4.根据权利要求3所述的半导体结构，其特征在于，所述保护结构包括：多个保护层，多个所述保护层沿第一方向间隔排布，且相邻的所述保护层相互连接；其中，所述第一方向为所述基底指向所述阵列结构的方向。5.根据权利要求4所述的半导体结构，其特征在于，所述保护结构至少包括：沿所述第一方向间隔排列的第一保护层、第二保护层、第三保护层和第四保护层；所述半导体结构还包括：在所述第一区域上沿所述第一方向依次形成的第二介质层、第三介质层、第四介质层、第五介质层、第六介质层、第七介质层和第八介质层，且所述第一保护层位于所述第二介质层中，所述第二保护层位于所述第四介质层中，所述第三保护层位于所述第六介质层中，所述第四保护层位于所述第八介质层中。6.根据权利要求5所述的半导体结构，其特征在于，所述布线结构还包括：重布线层，位于所述重布线通道远离所述基底的一侧；钝化层，位于所述重布线层远离所述基底的一侧。7.根据权利要求5所述的半导体结构，其特征在于，所述半导体结构还包括：虚置图案组，位于所述保护结构与所述第一介质层之间，且所述虚置图案组远离所述基底的一面相对于所述第一介质层远离所述基底的一面远离所述基底。8.根据权利要求7所述的半导体结构，其特征在于，所述虚置图案组包括：多个虚置图案层，多个所述虚置图案层沿所述第一方向间隔设置，且每一个所述虚置图案层在第二方向上的投影均与一个所述保护层在所述第二方向上的投影交叠；其中，所述第二方向为所述虚置图案组指向所述保护结构的方向。9.根据权利要求8所述的半导体结构，其特征在于，每一个所述虚置图案层在第二方向上的投影均与一个所述保护层在所述第二方向上的投影重合。10.根据权利要求8所述的半导体结构，其特征在于，部分所述第二区域上也设置有所述第二介质层、第三介质层、第四介质层、第五介质层、第六介质层、第七介质层和第八介质层，所述虚置图案组至少包括：第一图案层、第二图案层、第三图案层和第四图案层；所述
第一图案层位于所述第二区域上的所述第二介质层中，所述第二图案层位于所述第二区域上的所述第四介质层中，所述第三图案层位于所述第二区域上的所述第六介质层中，所述第四图案层位于所述第二区域上的所述第八介质层中。11.根据权利要求6所述的半导体结构，其特征在于，所述半导体结构还包括：在所述第八介质层上依次设置的第九介质层、第十介质层和第十一介质层，所述重布线通孔位于所述第九介质层中，所述重布线层位于所述第十介质层中，所述钝化层位于所述第十一介质层中；所述第九介质层、所述第十介质层和所述第十一介质层靠近所述第一介质层的边缘的形状为曲线、折线和直线中的任意一种。12.根据权利要求1所述的半导体结构，其特征在于，所述第一介质层的厚度大于或等于10nm。13.一种半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括：形成基底，所述基底包括相邻的第一区域和第二区域；于所述基底的表面形成阵列结构，所述阵列结构位于所述第一区域上；于所述阵列结构远离所述基底的一侧形成导电层，所述导电层与所述阵列结构电连接；于所述导电层远离所述阵列结构的一侧形成布线结构，所述布线结构包括重布线通孔，所述重布线通孔与所述导电层电连接；形成覆盖所述第二区域表面的第一介质层，所述第一介质层远离所述基底的一面相对于所述导电层远离所述基底的一面靠近所述基底。14.根据权利要求13所述的半导体结构的制作方法，其特征在于，于所述导...

【专利技术属性】
技术研发人员：刘志拯，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：