本发明专利技术提供一种半导体装置、半导体装置的制造方法、半导体制造检查装置和检查装置，该半导体装置具有Ｃｕ布线，该Ｃｕ布线具有不受布线宽度的变化影响的、能够把表面缺陷降低到比能实用的级别还低的基本晶体结构。在该半导体装置中，通过确定阻挡膜和籽膜，且使晶界∑值２７以下的对应（ＣＳＬ）晶界占该Ｃｕ布线的全部晶界的比例（频度）为６０％以上，能够把表面缺陷降低到能实用的现状级别的１／１０以下。或者，在该半导体装置中，通过确定该阻挡膜和籽膜，且使晶界∑值３的对应（ＣＳＬ）晶界占该Ｃｕ布线的全部晶界的比例（频度）为４０％以上，能够得到同样的降低表面缺陷的效果。
【技术实现步骤摘要】
本专利技术涉及半导体装置及其检查技术，尤其涉及在具有与在半导 体衬底上设置的绝缘膜之间隔着由阻挡膜和该阻挡膜上的籽膜构成的复合膜而在该绝缘膜中设置的至少一层Cu布线的半导体装置中适用 的有效技术。
技术介绍
以LSI的高度集成化为目的的LSI布线的微细化设计长期以来都 是世界潮流，在布线微细化的历史中，因布线电阻增加导致的信号传 递延迟和焦耳损耗的增大、以及电迁移等导致的断线和短路等的问题 日益突显，所使用的布线材料也发生了变革。在1997年，作为取代到 那时为至在LSI中一直使用的铝(Al)及其合金的布线材料，使用铜(Cu)布线的芯片面世，以此为契机，世界进入了微细Cu布线的实 用化开发阶段。Cu布线由于具有(l)低电阻、(2)高的抗电迁移性、(3)高熔点等的特点，而在微细化方面优于Al布线，长期以来一直 期待将其用在实际产品中。另外，为了实现Cu布线的实用化，利用 化学机械研磨法(CMP，化学机械抛光)和镀敷法形成布线等的布线 形成工艺也同时登场，成为现在制造中一般不可或缺的工艺之一。作 为具有这样的Cu布线的半导体装置的例子，可举出具有多层Cii布线结构的半导体装置。另夕卜，如美国半导体工业协会(SIA)的ITRS(The International Technology Roadmap for Semiconductors,即国际半导体技术路线图) 2003版，或者(社)电子信息技术产业协会的半导体技术路线图专门 委员会的《国际半导体技术路线图》2003年版(日译版)所示，根据ITRS的LSI布线设计规则，现在商品化中的半导体Cu布线的节点宽 度正在从90nm经65nm向45nm发展。而且，描绘了自2010年以后， 节点宽度达到45nm以下 32nm的路线图。但是，随着布线的微细化，Cu布线中因电迁移EM (electro migration)和应力迁移SM (stress migration)产生的布线的可靠性 低的问题被愈发关注，同时，作为生产技术上的问题点，在制造LSI 的阶段在CMP后的表面上形成微细缺陷，出现随布线宽度减小产生 的断线导致的致命缺陷的可能性增加。由于这样的表面缺陷成为与成 品率下降、制造成本表现直接相关的问题，所以为了实现布线微细化，开发降低缺陷的技术成为制造上必须解决的课题之一 。在上述的伴随高集成化的LSI的制造工序中，在预先形成了槽的 绝缘膜上用电镀法埋入Cu后，用CMP除去除用于形成布线的槽部以 外的过剩的Cu (覆盖层部分)而形成布线的所谓镶嵌法，作为微细加 工的基本技术已经实用化且普及。另外，在镶嵌法中， 一般采用在绝 缘膜槽内侧提供了用来防止Cu从Cu布线向硅半导体扩散的阻挡膜、 和作为电镀形成Cu布线的籽(种)的纯Cu或Cu合金等的籽膜的结 构。在各代节点宽度中的Cu布线制造技术的历史中，例如专利文献l 和2所示，作为可以实现LSI制造的技术依次开发了与布线宽度匹配 的布线的制造要素技术。(专利文献l)日本特开2001-68475号^^才艮(专利文献2)日本特开2002-367999号7>才艮
技术实现思路
(本专利技术要解决的问题)但是，这些要素技术是用来制作对每代布线可以实用的布线形状 的制造技术，本质上不是提供维持普遍的布线的低密度表面缺陷的缺 陷控制技术。因此，在进行布线微细化时，存在必须考虑制造方法特 有的依赖性，并且通过试行错误来制作用于形成布线的镀Cu条件和 之后的退火条件、布线叠层工艺和设计的条件、阻挡膜和籽膜的材料的选择和形成条件等的问题。于是，本专利技术为了解决上述的问题而提出，其代表性的目的在于探明自现在起的LSI代的制造阶段中在Cu布线表面形成的微细缺陷 的本质原因，提供具有Cu布线的半导体装置及其检查技术，该Cu布 线具有对布线宽度的变化影响小、能把表面缺陷降低到比能实用的级別还低的级别的基本晶体结构。从本说明书的描述和附图可以更清楚地了解本专利技术的上述及其 它目的和新颖特《正。(解决问题的手段)下面，简要说明本申请中公开的专利技术中的代表性方案的概要。 即，代表性方案的概要是在具有与在半导体村底上设置的绝缘膜 之间隔着由阻挡膜和该阻挡膜上的籽膜构成的复合膜而在该绝缘膜中 设置的至少一层Cu布线的半导体装置中，通过确定该阻挡膜和籽膜， 且使晶界S值27以下的对应(CSL)晶界占该Cu布线的全部晶界的 比例(频度)为60%以上，能够把表面缺陷降低到能实用的现状级别 的1/10以下。或者，在该半导体装置中，通过确定该阻挡膜和籽膜，且使晶界 S值3的对应(CSL)晶界占该Cu布线的全部晶界的比例(频度)为 40%以上，能够得到同样的降低表面缺陷的效果。上述的减少了表面缺陷的半导体装置的Cu布线可以通过电镀形 成。作为上述的减少了表面缺陷的半导体装置的结构，该半导体装置 可以包括半导体衬底、该半导体衬底上设置的绝缘膜、和该绝缘膜 中在同一水准上设置的多个Cu布线。或者，该绝缘膜中在同一水准 上设置的多个Cu布线具有在同一水准的上下层叠的多层结构。以由上述的半导体装置构成的电子产品为构成部件，可以制作移 动电话和便携电子装置。另外，以由上述的半导体装置构成的电子产 品为构成部件，可以制作汽车用设备和汽车。而且，能够在半导体装置的制造检查装置中，提供具有调整构成 半导体装置的Cu布线的晶界性格的工序的新的半导体制造检查装置。而且，在半导体装置的制造检查装置中，能够通过背散射电子衍射像(EBSP)法、加速电压5kV以下的扫描型电子显微镜、扫描型离子 显微镜、透射型电子显微镜、原子力显微镜等实施上述调整构成半导 体装置的Cu布线的晶界性格的工序。 (专利技术的效果)下面，简要说明由本申请中公开的专利技术中的代表性方案得到的效果。即，由代表性方案得到的效果是，通过使用具有CSL晶界为60% 以上或S3晶界40%以上的晶界频度的Cu布线，具有能够把Cu布线 的表面缺陷减少到现有技术的1/10以下的效果，可以提供由具有抑制 作为表面缺陷原因的晶界孔洞(void )形成的基本晶体结构的Cu布线 构成的半导体装置。附图说明图1示出本专利技术的一个实施方式中，在半导体晶片上形成的Cu 布线的光学式外观检查结果的一例。图2示出本专利技术的一个实施方式中，在半导体晶片上形成的Cu 布线的SEM观察结果的一例。图3示出本专利技术的一个实施方式中，示出在半导体晶片上形成的 Cu布线的一部分断线的SEM观察结果的一例。图4示出本专利技术的一个实施方式中，在半导体晶片上形成的Cii 布线内形成的孔洞4象的STEM观察结果(CMP处理前)。图5示出本专利技术的一个实施方式中，在半导体晶片上形成的包含 高浓度杂质的Cu布线的断面(包含覆盖层部分)的TEM观察结果。图6(a)、 (b)、 (c)示出本专利技术的一个实施方式中，说明电 镀Cu布线的表面缺陷生成机制的布线断面。图7示出本专利技术的一个实施方式中，在CMP处理前、表面Ar 离子切削后用SEM观察电镀Cu布线的表面孔洞的结果。图8(a)、 (b) 、 (c)示出本专利技术的一个实施方式中，电镀Cu布线内微孔洞形成行为的温度变化的TEM观察结果。图9示出本专利技术的一个实施方式中，电镀Cu布线内微孔洞形成 行为与退火温度的关系。图IO示出本专利技术的一个本文档来自技高网...
【技术保护点】
一种半导体装置，具有半导体衬底、在该半导体衬底上设置的绝缘膜、以及与该绝缘膜之间隔着由阻挡膜和该阻挡膜上的籽膜构成的复合膜而在该绝缘膜中设置的至少一层Ｃｕ布线，其特征在于： 上述阻挡膜含有Ｔａ或Ｒｕ中的至少一种的晶体， 上述籽膜 由Ｃｕ与Ａｌ的合金晶体膜构成， 上述Ｃｕ布线，在一个以上的Ｃｕ布线断面中，构成该Ｃｕ布线的晶体的全部晶界的６０％以上由∑值２７以下的对应晶界构成。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：加藤隆彦，中野广，赤星晴夫，高田裕二，须藤敬己，藤原彻男，菅野至，庄野友陵，广濑幸范，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。