本发明专利技术公开了一种光掩模、半导体器件制造系统和半导体器件制造方法，其即使在主特征随机设置的情况下也能够抑制聚焦深度的恶化。次特征由位于外部四边形内部的四边形次特征置换，该外部四边形包括原始次特征的最外部分作为其外围的一部分。置换后的次特征优选为方形，其侧边的长度根据相关联的外部四边形的长度确定。置换后的次特征的中心位置优选地与外部四边形的中心或者包括原始次特征的区域的重心相一致。
【技术实现步骤摘要】
本专利技术涉及用于使用曝光单元将特征转印到衬底上的光掩模、 具有该光掩模的半导体器件制造系统和使用该光掩模的半导体器件 制造方法。特别地，本专利技术涉及具有主特征和在该主特征附近形成 的次特征的光掩模。
技术介绍
随着半导体器件制造技术的发展，通过光刻工艺，形成在衬底 上的电路图案的尺寸变得越来越精细。在光刻工艺中，使用曝光单 元，将从光源发出的光辐射到光掩模，该光掩模形成有将要转印(转 化)到晶片上的特征(以下也称为"主特征"或"设计的特征")， 由此将对应于电路的特征转印(分辨)到衬底(晶片)上。为了形成较精细的电路图案，需要以具有足够聚焦深度(DOF) 的高分辨率来转印特征。然而，经过隔离设置的主特征获得的光由 于其波长有限而无法提供足够的聚焦深度。就这点而言，已知一种 方法，其使用这样的光掩模，该光掩模不仅具有主特征，而且具有 设置在主特征附近的作为次分辨率辅助特征(SRAF)的次特征，以 提高分辨率。例如，在美国专利No. 5,821,014的说明书(专利文献l)、美 国专利No. 5,447,810的说明书(专利文献2)和美国专利No. 5,242,770的说明书(专利文献3)中，公开了在与隔离特征的侧边远离的位置处设置次特征以便逼近密集特征的光学分布。现在正在关注的是在同 一 芯片上形成有逻辑电路和存储模块二者的SoC (系统级芯片)。在SoC的布局中，包括有许多随机的图特征与主特征相重叠或者次特征彼此相重叠的情况。作为对这种次特征冲突情况的应对措施，在美国专利No. 6,703,167的说明书(专 利文献4)和美国专利No. 6，413,683的说明书(专利文献5)中，公 开了一种方法，其中对次特征赋予优先级，并且根据优先级顺序来 执行次特征的变形和/或删除。特别地，其中公开了通过删除次特征 的垂直交叉部分来防止将不分辨的次特征转印到晶片上(SRAF的计 戈寸夕卜图Y象(intended extra image of SRAF ))。 美国专利No. 5,821,014的说明书 美国专利No. 5,447,810的说明书 美国专利No. 5,242,770的说明书 美国专利No. 6,703,167的说明书 美国专利No. 6，413，683的说明书
技术实现思路
然而，如变形或删除，如美国专利No. 6,703,167的说明书(专利文献4)或 美国专利No. 6，413，683的说明书(专利文献5)中所公开的那样， 则产生不利的影响尽管次特征的优先级顺序低，但次特征所附属 的主特征的聚焦深度仍恶化。特别地，在其中删除垂直交叉的次特 征部分的情况下，与垂直交叉部分接近的主特征的聚焦深度恶化。已经完成本专利技术来解决上述问题，并且本专利技术的一个目的在于 提供 一 种光掩模，其即使在其中主特征随机设置的情况下也能够抑 制聚焦深度的恶化，以及提供 一 种具有该光掩模的半导体器件制造 系统和 一 种使用该光掩模的半导体器件制造方法。体现本专利技术的光掩模包括多个主特征、多个第 一 次特征和 一 个 第二次特征。主特征设置在与要转印到衬底的特征对应的位置处。 第一次特征与主特征的任意侧相关联并且设置在与相关联侧边相距 有预定距离的位置处。第二次特征设置在与当虚拟设置时形成相互 重叠部分的第一次特征相关联的位置处。第二次特征作为对这种第 一次特征的替代而设置。第二次特征的属性基于所有与第二次特征 相关联的虛拟设置的第 一 次特征的属性来确定。体现本专利技术的光掩模包括多个主特征、多个第 一 次特征和 一 个 第二次特征。主特征设置在与要转印到衬底的特征相对应的位置处。 第一次特征与主特征的任意侧边相关联并且设置在与相关联侧边相 距有预定距离的位置处。第二次特征作为对第 一 次特征的替代设置 在与当虚拟设置时基本彼此平行靠近的第一次特征相关联的位置 处。第二次特征的属性基于所有与第二次特征相关联的虚拟设置的 第一次特征的属性来确定。体现本专利技术的半导体器件制造系统具有上述的光掩模。体现本 专利技术的半导体器件制造方法使用上述光掩模来转印图案。根据本专利技术，即使在其中主特征随机设置的情况下也可以抑制 聚焦深度的恶化。附图说明图1是体现本专利技术的半导体器件制造系统的示意性配置图示； 图2是用于说明通过使用次分辨率辅助特征(SRAF)实现的光学特性的改进的图示；图3是示出了作为用于实现体现本专利技术的图案数据产生系统的典型硬件配置的计算机的透 一见图；图4是示出了计算机的硬件配置的示意性配置图示； 的流程图6是示出了在根据预定次特征布局规则关于随机设置的主特 征而设置次特征的情况下的布局例子的图示；图7是说明体现本专利技术的第一规则的措施的图示； 图8是示出了基于体现本专利技术的第一规则的措施的效果的图示； 图9是说明体现本专利技术的第 一规则的第 一变体的措施的图示； 图10是说明体现本专利技术的第 一 规则的第二变体的措施的图示；征MP而设置次特征的情况下的布局例子的图示；图12是说明体现本专利技术的第二规则的措施的图示； 图13是说明体现本专利技术的第二规则的措施的图示； 图14是示出了基于体现本专利技术的第二规则的措施的效果的图示；图15是说明体现本专利技术的第二规则的第 一 变体的措施的图示； 图16是用于说明由于置换后的次特征和主特征之间的接近而发 生的晶片上主特征的变形的图示；图17是说明体现本专利技术的第二规则的第二变体的措施的图示；图18是示出了密集主特征的例子的图示；图19是说明体现本专利技术的第三规则的措施的图示；图20是说明体现本专利技术的第四规则的措施的图示；以及图21是说明体现本专利技术的第四规则的措施的图示。具体实施例方式下面将参照附图详细说明本专利技术的实施例。图中相同或相应的 部分由相同的参考标号进行标识，并将省略对其的重复说明。<系统配置>图1是体现本专利技术的半导体器件制造系统SYS的示意性配置图7TF。参照图1,在体现本专利技术的半导体器件制造系统SYS中，将通过光掩模MSK产生的曝光图案转印到置于晶片SB上作为光敏材料 的抗蚀剂上，由此在晶片SB上形成电路图案。半导体器件制造系统 SYS包括适配成发光以产生曝光图案的光源2、透镜系统6、具有与 要转印到晶片SB上的电路图案对应的主特征的光掩模MSK、投影 透镜系统8以及晶片SB置于其上的样品台4。根据本实施例的光源 2是具有例如193nm波长的单光源。制造系统SYS包括例如称为步进式光刻机(stepper)的曝光单 元，由此通过来自光源2的光经过光掩模MSK而产生的曝光图案通 过投影透镜系统8而缩小并且因此缩小的图案转印到晶片SB上。因 此，在晶片SB上可以形成与形成在光掩模MSK上的特征相比更精 细的特征。由于这样的制造系统SYS的结构和操作是公知的，因此 这里将省略对其更详细的说明。特别地，对于在根据本实施例的制造系统SYS中使用的光掩模 MSK,其布局根据以下过程来确定并且掩模通过以下过程来产生。 <次特征>光掩模MSK包括设置在与要转印到晶片SB上的曝光特征对应 的位置处的特征(以下称为"主特征，，或"设计特征，，)以及与主 特征的侧边相关联的作为次分辨率辅助特征(SRAF)的次特征。下 面对次分辨率辅助特征(SRAF)的效果进行描述。图2是用于说明通过次分辨率辅助本文档来自技高网...
【技术保护点】
一种光掩模，用于利用曝光单元将图案转印到衬底，所述光掩模包括： 多个主特征，设置在与要转印到所述衬底的所述图案对应的位置处； 多个第一次特征，与所述主特征的任何侧边相关联并且设置在与相关联的侧边间隔有预定距离的位置处；以及 一个第二次特征，设置在与当虚拟设置时形成相互重叠部分的所述第一次特征相关联的位置处，所述第二次特征设置为对所述第一次特征的替代， 其中所述第二次特征的属性基于所虚拟设置的与所述第二次特征相关联的所有第一次特征的属性来确定。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：南出步，茂庭明美，坂井淳二郎，石桥学，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。