非易失性半导体存储装置制造方法及图纸

提供一种非易失性半导体存储装置，其具有动作电压种类少、可减小周边电路的电路规模的存储单元，具有：选择晶体管８，其在半导体基板１的通道两侧具有源极／漏极（３），并且在通道上，通过厚栅极绝缘膜（４）而具有栅极电极（６）；元件分离区域（２），形成在与选择晶体管（８）相邻的区域的半导体基板（１）上；反熔丝（９），与元件分离区域（２）相邻，并且在半导体基板（１）上形成下部电极（２７），在元件分离区域（２）和下部电极（２７）之间的区域的半导体基板（１）上，通过薄栅极绝缘膜（５）而具有上部电极（７）；和连接接触器（２８），电连接源极（３）和上部电极（７）之间，并且与源极（３）及上部电极（７）接触。

【技术实现步骤摘要】

本专利技术涉及到一种具有反熔丝型的存储单元的非易失性半导体存 储装置。
技术介绍
面向数字家电、移动电话的LSI (Large Scale Integration:大规模 集成电路)中的安全代码的存储，LCD (Liquid Crystal Display:液晶 显示器)驱动器中的色调调整参数、温度补偿型水晶振荡器(TCXO: temperature compensated crystal oscillator: 晶体振荡器)的控帝!]的温度 参数等的微调等中，越来越需要小容量的非易失性ROM。非易失性 ROM很多情况下由SIP( System in Package:系统级封装)搭载EEPROM (Electronically Erasable and Programmable Read Only Memory: 电可擦除可编程存储器)的其他芯片。最近公开了如下技术通过无追加工序的标准CMOS (Complementary Metal Oxide Semiconductor: 互补金属氧化物半导体)处理，可形成非易失性ROM。例如，专利文献1、 2， 非专利文献1等公开了反熔丝型存本文档来自技高网...

【技术保护点】
一种非易失性半导体存储装置，其特征在于，具有：　选择晶体管，其在半导体基板的通道两侧具有形成源极／漏极区域的扩散层，并且在上述通道上，通过第１栅极绝缘膜而具有栅极电极；　元件分离区域，形成在与上述选择晶体管相邻的区域的上述半导体 基板上；　反熔丝，具有在上述半导体基板上形成的下部电极，并且与上述元件分离区域相邻，且在上述元件分离区域和上述下部电极之间的区域的上述半导体基板上，通过第２栅极绝缘膜而具有上部电极；以及　连接接触器，电连接上述源极／漏极区域中的 一方和上述上部电极之间，并且与上述源极／漏极区域中的一方及上述上部电极接触。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：儿玉典昭，日高宪一，小畑弘之，大沼卓司，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]