半导体结构及半导体结构的制作方法技术

本申请提出一种半导体结构及半导体结构的制作方法，半导体结构包含衬底，衬底交叉布置有多条沟槽，使得衬底形成多个硅柱，沟槽中填充有隔离层；其中，硅柱顶部设置有导电层，导电层覆盖硅柱的顶面及邻接顶面的部分侧面，导电层用于与电容接触。通过上述设计，本申请能够利用导电层覆盖硅柱顶面及部分侧面的设计，增加硅柱与电容之间间接的电接触的接触面积，从而减小硅柱与电容之间的接触电阻，改善器件性能。性能。性能。

【技术实现步骤摘要】
半导体结构及半导体结构的制作方法


[0001]本申请涉及半导体
，尤其涉及一种半导体结构及半导体结构的制作方法。

技术介绍

[0002]现有VGAA(Vertical Gate All Around)技术中，电容接触的主流设计为：利用曝光对准序列，仅在晶体管硅柱的顶部表面与电容金属接触。然而，由于硅柱的顶部表面的面积较小，导致硅柱与电容的接触电阻较大，影响器件性能。

技术实现思路

[0003]本申请的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种硅柱与电容的接触电阻较小的半导体结构。
[0004]本申请的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种能够减小硅柱与电容的接触电阻的半导体结构的制作方法。
[0005]为实现上述目的，本申请采用如下技术方案：
[0006]根据本申请的一个方面，提供一种半导体结构，包含衬底，所述衬底交叉布置有多条沟槽，使得所述衬底形成多个硅柱，所述沟槽中填充有隔离层；其中，所述硅柱顶部设置有导电层，所述导电层覆盖所述硅柱的顶面及邻接顶面的部分侧面，所述导电层用于与电容接触。
[0007]根据本申请的其中一个实施例，所述隔离层的顶面与所述导电层的顶面平齐。
[0008]根据本申请的其中一个实施例，所述隔离层的材质为氮化硅。
[0009]根据本申请的其中一个实施例，所述导电层的材质为氮化钛或者钨。
[0010]根据本申请的其中一个实施例，所述硅柱上环绕设置有环栅结构，所述环栅结构与所述硅柱之间设置有介质层。
[0011]根据本申请的其中一个实施例，所述介质层覆盖于所述硅柱的未被所述导电层覆盖的其余侧面。
[0012]根据本申请的其中一个实施例，所述介质层与所述导电层的厚度相等。
[0013]根据本申请的其中一个实施例，所述硅柱具有上部及下部，所述上部连接于所述下部的上端，且所述上部的尺寸小于所述下部的尺寸，所述环栅结构环绕设置于所述上部，并相间隔地位于所述导电层下方。
[0014]根据本申请的其中一个实施例，所述环栅结构的材质为氮化钛或者钨。
[0015]根据本申请的其中一个实施例，所述介质层的材质为氧化硅。
[0016]根据本申请的另一个方面，提供一种半导体结构的制作方法，其中，包含：提供衬底，所述衬底交叉布置有多条沟槽，使得所述衬底形成多个硅柱；形成隔离层，所述隔离层填充于所述沟槽，且所述隔离层的顶面显露于所述沟槽；去除所述硅柱的顶面及邻接顶面的部分侧面上的所述隔离层，在所述硅柱顶端周围形成凹痕；在所述衬底表面形成导电层，
所述导电层覆盖所述硅柱的顶面及邻接顶面的部分侧面。
[0017]根据本申请的其中一个实施例，半导体结构的制作方法还包含：形成环栅结构及介质层，所述环栅结构环绕所述硅柱，所述环栅结构与所述硅柱之间设置有介质层，所述介质层覆盖所述硅柱的侧面和顶面并位于所述环栅结构与所述硅柱之间。
[0018]根据本申请的其中一个实施例，所述形成环栅结构、介质层及隔离层的步骤中，包含：在所述硅柱的顶面及侧面覆盖介质材料形成第一介质层；在所述沟槽中填充隔离材料形成第一隔离层；去除位于所述硅柱的顶面及邻接顶面的部分侧面的所述第一介质层；部分去除所述硅柱的未被所述第一介质层覆盖的侧面，并于所述硅柱的顶面及部分去除后的侧面形成第二介质层，所述第二介质层与所述第一隔离层具有间隙，剩余的所述第一介质层与所述第二介质层共同构成所述介质层；在所述间隙的下部空间中形成环绕所述硅柱的环栅结构；在所述间隙的上部空间中填充隔离材料形成第二隔离层，所述第一隔离层与所述第二隔离层共同构成所述隔离层。
[0019]根据本申请的其中一个实施例，在所述形成第二介质层的步骤之前，还包含对半导体结构进行清洗。
[0020]根据本申请的其中一个实施例，形成于所述硅柱的顶面的所述第二介质层的厚度，小于形成于所述硅柱的顶面的所述第一介质层的厚度，使得所述第一隔离层的顶部高于所述第二介质层的顶面；其中，所述去除所述硅柱的顶面及邻接顶面的部分侧面上的所述介质层的步骤之前，还包含研磨所述第一隔离层的顶部，使其与所述第二介质层的顶面平齐。
[0021]由上述技术方案可知，本申请提出的半导体结构及半导体结构的制作方法的优点和积极效果在于：
[0022]本申请提出的半导体结构在硅柱顶部设置导电层，导电层覆盖硅柱的顶面及邻接顶面的部分侧面，导电层用于与电容接触。通过上述设计，本申请能够利用导电层覆盖硅柱顶面及部分侧面的设计，增加硅柱与电容之间间接的电接触的接触面积，从而减小硅柱与电容之间的接触电阻，改善器件性能。
附图说明
[0023]通过结合附图考虑以下对本申请的优选实施例的详细说明，本申请的各种目标、特征和优点将变得更加显而易见。附图仅为本申请的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
[0024]图1是根据一示例性实施例示出的一种半导体结构的平面示意图；
[0025]图2是沿图1中直线A
‑
A所作的截面示意图；
[0026]图3是沿图1中直线B
‑
B所作的截面示意图；
[0027]图4是根据一示例性实施例示出的一种半导体结构的制作方法的流程示意图；
[0028]图5至图13分别是图4示出的半导体结构的制作方法的结构步骤下的半导体结构的截面示意图。
[0029]附图标记说明如下：
[0030]100.衬底；
[0031]110.沟槽；
[0032]111.第一沟槽；
[0033]112.第二沟槽；
[0034]120.硅柱；
[0035]121.上部；
[0036]122.下部；
[0037]123.缩陷区域；
[0038]200.隔离层；
[0039]210.第一隔离层；
[0040]220.第二隔离层；
[0041]300.导电层；
[0042]301.导电材料；
[0043]400.环栅结构；
[0044]401.导电材料；
[0045]500.介质层；
[0046]510.第一介质层；
[0047]520.第二介质层；
[0048]BL.位线；
[0049]WL.字线；
[0050]G.间隙；
[0051]P.凹痕；
[0052]S1～S4.步骤。
具体实施例
[0053]体现本申请特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本申请能够在不同的实施例上具有各种的变化，其皆不脱离本申请的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本申请。
[0054]在对本申请的不同示例性实施例的下面描述中，参照附图进行，所述附图形成本申请的一部分，并且其中以示例方式显示了可实现本申请的多个方面的不同示例性本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包含衬底，所述衬底交叉布置有多条沟槽，使得所述衬底形成多个硅柱，所述沟槽中填充有隔离层；其特征在于，所述硅柱顶部设置有导电层，所述导电层覆盖所述硅柱的顶面及邻接顶面的部分侧面，所述导电层用于与电容接触。2.根据权利要求1所述的半导体结构，其特征在于，所述隔离层的顶面与所述导电层的顶面平齐。3.根据权利要求1所述的半导体结构，其特征在于，所述隔离层的材质为氮化硅。4.根据权利要求1所述的半导体结构，其特征在于，所述导电层的材质为氮化钛或者钨。5.根据权利要求1所述的半导体结构，其特征在于，所述硅柱上环绕设置有环栅结构，所述环栅结构与所述硅柱之间设置有介质层。6.根据权利要求5所述的半导体结构，其特征在于，所述介质层覆盖于所述硅柱的未被所述导电层覆盖的其余侧面。7.根据权利要求6所述的半导体结构，其特征在于，所述介质层与所述导电层的厚度相等。8.根据权利要求5所述的半导体结构，其特征在于，所述硅柱具有上部及下部，所述上部连接于所述下部的上端，且所述上部的尺寸小于所述下部的尺寸，所述环栅结构环绕设置于所述上部，并相间隔地位于所述导电层下方。9.根据权利要求5所述的半导体结构，其特征在于，所述环栅结构的材质为氮化钛或者钨。10.根据权利要求5所述的半导体结构，其特征在于，所述介质层的材质为氧化硅。11.一种半导体结构的制作方法，其特征在于，包含：提供衬底，所述衬底交叉布置有多条沟槽，使得所述衬底形成多个硅柱；形成隔离层，所述隔离层填充于所述沟槽，且所述隔离层的顶面显露于所述沟槽；去除所述硅柱的顶面及邻接顶面的部分侧面上的所述隔离层，在所述硅柱顶端周围形成凹痕；在...

【专利技术属性】
技术研发人员：张世明，文浚硕，肖德元，朴淳秉，金若兰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：