半导体结构及其制备方法技术

本申请公开了一种半导体结构及其制备方法，属于半导体技术领域。半导体结构的制备方法，包括：提供基底；于基底中形成沟槽；在压力为500～800托的环境下，进行第一热氧化反应形成第一氧化层于沟槽的底部及侧壁，第一氧化层的厚度沿靠近底部的方向逐渐减小。该方法得到的氧化层的厚度沿沟槽的边沿向沟槽的底部方向逐渐减小，使得沟槽内部的氧化层呈阶梯覆盖。由于，沟槽的侧壁和底部形成了厚度不同的氧化层，该较厚的侧壁可以降低栅极漏电，较薄的底部可以加强栅极的控制能力，因此，该方法可以提高半导体结构的可靠性，提高产品良率。提高产品良率。提高产品良率。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本申请涉及半导体
，具体涉及一种半导体结构及其制备方法。

技术介绍

[0002]存储器中包括多个存储单元，每个存储单元包含一个MOS晶体管和一个存储电容，MOS晶体管是金属氧化物半导体场效应晶体管(Metal
‑
Oxide
‑
Semi
‑
conductor Field Effect Transistor)的简称。
[0003]根据摩尔定律，存储器器件尺寸将会越来越小，MOS晶体管的沟道长度也在不断变短，短沟道效应会导致半导体器件失效，导致良率降低。

技术实现思路

[0004]本申请的目的是提供一种半导体结构及其制备方法以至少解决现有半导体器件由于短沟道效应，导致良率降低的问题。
[0005]本申请的技术方案如下：
[0006]根据本申请实施例，提供了一种字线结构的制备方法，该方法可以包括：提供基底；于所述基底中形成沟槽；在压力为500～800托的环境下，进行第一热氧化反应形成第一氧化层于所述沟槽的底部及侧壁，所述第一氧化层的厚度沿靠近所述底部的方向逐渐减小。
[0007]在本申请的一些可选实施例中，所述第一热氧化反应的反应温度可以为800
‑
1100摄氏度。
[0008]在本申请的一些可选实施例中，所述第一热氧化反应的气体可以包括：O2、H2，以及N2；其中，所述H2与所述N2的流量比满足下式：
[0009]Q
H2
＜4％*Q
H2
/(Q
N2
+Q
H2
)；
[0010]其中，Q
H2
为所述第一热氧化反应通入所述H2的流量，Q
N2
为所述第一热氧化反应所述通入N2的流量。
[0011]在本申请的一些可选实施例中，所述第一热氧化反应的气体可以包括：O2、H2，以及惰性气体；其中，所述H2与所述惰性气体的流量比满足下式：
[0012]Q
H2
＜3％*Q
H2
/(Q
惰
+Q
H2
)；
[0013]其中，Q
H2
为第一热氧化反应通入所述H2的流量，Q
惰
为第一热氧化反应通入所述惰性气体的流量。
[0014]在本申请的一些可选实施例中，所述制备方法还可以包括：对所述第一氧化层进行退火。
[0015]在本申请的一些可选实施例中，所述制备方法还可以包括：于所述第一氧化层上，进行预设压力的第二热氧化反应形成第二氧化层，所述预设压力小于第一热氧化反应的反应压力；
[0016]在本申请的一些可选实施例中，所述第二热氧化反应的反应温度可以为800
‑
1100
摄氏度。
[0017]在本申请的一些可选实施例中，所述预设压力可以为0
‑
20托。
[0018]在本申请的一些可选实施例中，所述第二热氧化反应的气体可以包括含氧气体和H2。
[0019]在本申请的一些可选实施例中，所述H2与所述含氧气体的流量比可以满足下式：
[0020]Q
H2
＜30％*Q
H2
/(Q
含
+Q
H2
)；
[0021]其中，Q
H2
为所述第二热氧化反应通入所述H2的流量，所述Q
含
为所述第二热氧化反应通入所述含氧气体的流量。
[0022]在本申请的一些可选实施例中，所述第一氧化层与所述第二氧化层的厚度比的范围可以为1/4至2/3。
[0023]在本申请的一些可选实施例中，所述制备方法还可以包括：于所述第二氧化层的表面形成阻挡层；于所述沟槽中填充导电金属，所述导电金属覆盖所述阻挡层的表面。
[0024]根据本申请实施例第二方面，还提供了一种半导体结构，该半导体结构可以包括：具有沟槽的基底；第一氧化层，覆盖所述沟槽的底部及侧壁，所述第一氧化层的厚度沿靠近所述底部的方向逐渐减小。
[0025]在本申请的一些可选实施例中，所述半导体结构还可以包括：第二氧化层，覆盖所述第一氧化层的表面；阻挡层，覆盖所述第二氧化层的表面；导电金属，填充于所述沟槽中，所述导电金属覆盖所述阻挡层的表面。
[0026]在本申请的一些可选实施例中，所述第一氧化层和第二氧化层可以作为栅介质层。
[0027]本申请实施例方法通过提供基底，于基底中形成沟槽，并在压力为500～800托的环境下，进行第一热氧化反应形成第一氧化层于沟槽的底部及侧壁，第一氧化层的厚度沿靠近底部的方向呈梯度降低。该方法得到的氧化层的厚度沿沟槽的边沿向的底部方向逐渐减小，使得沟槽内部的氧化层呈阶梯覆盖。本申请实施例中的获得氧化层结构可以作为半导体存储器件的栅介质层，继而可以与阻挡层、导电金属构成栅极结构，以及形成字线结构，此时，由于沟槽的侧壁和底部形成了厚度不同的氧化层，该较厚的侧壁可以降低栅极漏电，较薄的底部可以加强栅极的控制能力，因此，该方法可以提高半导体结构的可靠性，提高产品良率。
附图说明
[0028]图1是本申请一示例性实施例的半导体结构的制备方法流程示意图；
[0029]图2
‑
图6是本申请一示例性实施例的半导体结构的制备过程结构变化图；
[0030]图7是本申请另一示例性实施例的半导体结构的制备方法流程示意图
[0031]图8
‑
图9是本申请另一示例性实施例的半导体结构的制备过程结构变化图；
[0032]图10
‑
图12是本申请一示例性实施例的半导体结构示意图。
具体实施方式
[0033]为了使本领域普通人员更好地理解本申请的技术方案，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述。
[0034]需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
[0035]根据摩尔定律，存储器器件尺寸将会越来越小，场效应管的沟道长度也在不断变短，短沟道效应导致器件失效，良率降低。专利技术人研究发现采用埋入式字线设计可以减少短沟道效应导致器件失效，通过蚀刻的方法在硅基底得到凹槽结构，再通过热氧化工艺在凹槽结构的侧壁和底部形成厚度均匀的氧化层。但是，该方法使得通过蚀刻得到的侧壁硅晶格容易受损，容易导致栅极漏电，从而导致良率降低。为此，本申请提供一种字线结构及其制备方法、半导体结构及其制备方法以解本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：提供基底；于所述基底中形成沟槽；在压力为500～800托的环境下，进行第一热氧化反应形成第一氧化层于所述沟槽的底部及侧壁，所述第一氧化层的厚度沿靠近所述底部的方向逐渐减小。2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一热氧化反应的反应温度为800
‑
1100摄氏度。3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一热氧化反应的气体包括：O2、H2，以及N2；其中，所述H2与所述N2的流量比满足下式：Q
H2
＜4％*Q
H2
/(Q
N2
+Q
H2
)；其中，Q
H2
为所述第一热氧化反应通入所述H2的流量，Q
N2
为所述第一热氧化反应所述通入N2的流量。4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一热氧化反应的气体包括：O2、H2，以及惰性气体；其中，所述H2与所述惰性气体的流量比满足下式：Q
H2
＜3％*Q
H2
/(Q
惰
+Q
H2
)；其中，Q
H2
为第一热氧化反应通入所述H2的流量，Q
惰
为第一热氧化反应通入所述惰性气体的流量。5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述制备方法还包括：对所述第一氧化层进行退火。6.根据权利要求1
‑
4任一项所述的半导体结构的制备方法，其特征在于，所述制备方法还包括：于所述第一氧化层上，进行预设压力的第二热氧化反应形成第二氧化层，...

【专利技术属性】
技术研发人员：张黎，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：