半导体结构及其制作方法技术

本申请提供一种半导体结构及其制作方法，涉及半导体技术领域，用于解决半导体结构寄生电容较高的技术问题，该半导体结构的制作方法包括：提供衬底，衬底中形成有间隔设置的多个第一沟槽；在每个第一沟槽内形成牺牲层，以及位于牺牲层上的第一保护层，牺牲层和第一保护层填充满第一沟槽，每个第一沟槽内的第一保护层设置有贯穿第一保护层的刻蚀孔；利用刻蚀孔去除牺牲层，形成空气隙；位于相邻的第一沟槽之间且靠近第一沟槽的槽底的衬底进行硅化反应，以在衬底内形成位线，位线的侧表面部分暴露在空气隙内。通过形成空气隙，且位线的部分侧表面暴露在空气隙内，降低了位线之间的结构的介电常数降低，从而降低半导体结构的寄生电容。容。容。

【技术实现步骤摘要】
半导体结构及其制作方法


[0001]本申请涉及半导体
，尤其涉及一种半导体结构及其制作方法。

技术介绍

[0002]随着半导体技术的发展，半导体结构(例如存储器)的集成度不断提高，半导体结构中各器件的间距不断缩小，进而使得半导体结构中相邻的导电器件(例如位线)的间距也不断缩小。相邻的导电器件以及位于导电器件之间的绝缘材料形成寄生电容，寄生电容与绝缘材料的介电常数成正比，与两导电器件之间的距离成反比。随着位线的间距的缩小，寄生电容不断增大，导致半导体结构的电阻电容(Resistor Capacitor，简称RC)延迟，影响半导体结构的工作效率。

技术实现思路

[0003]鉴于上述问题，本申请实施例提供一种半导体结构及其制作方法，用用于降低半导体结构的寄生电容，提高半导体结构的工作效率。
[0004]本申请实施例的第一方面提供一种半导体结构的制作方法，其包括：
[0005]提供衬底，衬底中形成有间隔设置的多个第一沟槽，所述第一沟槽沿第一方向延伸；
[0006]在每个所述第一沟槽内形成牺牲层，以及位于所述牺牲层上的第一保护层，所述牺牲层和所述第一保护层填充满所述第一沟槽，每个所述第一沟槽内的所述第一保护层设置有贯穿所述第一保护层的刻蚀孔；
[0007]利用所述刻蚀孔去除所述牺牲层，形成空气隙；
[0008]位于相邻的所述第一沟槽之间且靠近所述第一沟槽的槽底的所述衬底进行硅化反应，以在所述衬底内形成沿所述第一方向延伸的位线，所述位线的侧表面部分暴露在所述空气隙内。
[0009]本申请实施例提供的半导体结构的制作方法至少具有如下优点：
[0010]本申请实施例提供的半导体结构的制作方法中，通过去除牺牲层，以在沿第一方向延伸的位线之间形成空气隙，且位线的部分侧表面暴露在空气隙内，利用空气的介电常数约为1的特性，使得位于位线之间的结构的介电常数降低，从而降低半导体结构的寄生电容，提高半导体结构的工作效率。
[0011]本申请实施例的第二方面提供一种半导体结构，其包括：衬底，所述衬底内形成有多条间隔设置的位线，所述位线沿第一方向延伸，相邻的两条所述位线之间形成第一沟槽，每条所述位线上至少设置有一个有源区，所述有源区包括依次层叠设置的源极区、沟道区和漏极区，所述源极区和所述漏极区中的一个与所述位线电连接；设置在所述第一沟槽内的保护层，所述保护层与第一沟槽的槽底之间形成有空气隙，所述位线的侧表面部分暴露在所述空气隙内；设置在所述保护层上的多个间隔设置的第一绝缘层，所述第一绝缘层沿第二方向延伸，所述第一绝缘层位于第二方向上相邻的两行所述有源区之间，且与所述有
源区具有间隔；设置在所述第一绝缘层与所述有源区之间的栅极结构，所述栅极结构沿所述第二方向延伸，且环绕所述有源区，所述栅极结构与至少部分所述沟道区相对；覆盖所述栅极结构的第二绝缘层和第三绝缘层。
[0012]本申请实施例中的半导体结构至少具有下述优点：
[0013]本申请实施例中的半导体结构中，位线沿第一方向延伸，且相邻的两条位线之间形成第一沟槽，第一沟槽内设置有保护层，保护层与第一沟槽的槽底之间形成空气隙，位线的侧表面部分保留在空气隙内，利用空气的介电常数约为1的特性，使得位于位线之间的结构的介电常数降低，从而降低半导体结构的寄生电容，提高半导体结构的工作效率。
附图说明
[0014]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0015]图1为本申请实施例中的半导体结构的制作方法的流程图；
[0016]图2为本申请实施例中的半导体结构的俯视图；
[0017]图3至图6分别为本申请实施例中的衬底的A
‑
A处、B
‑
B处、C
‑
C处和D
‑
D处的截面示意图；
[0018]图7至图10分别为本申请实施例中的形成第一沟槽后的A
‑
A处、B
‑
B处、C
‑
C处和D
‑
D处的截面示意图；
[0019]图11至图14分别为本申请实施例中的形成第一保护层后的A
‑
A处、B
‑
B处、C
‑
C处和D
‑
D处的截面示意图；
[0020]图15至图18分别为本申请实施例中的形成刻蚀孔后的A
‑
A处、B
‑
B处、C
‑
C处和D
‑
D处的截面示意图；
[0021]图19为本申请实施例中的形成刻蚀孔后的俯视图；
[0022]图20至图23分别为本申请实施例中的形成空气隙后的A
‑
A处、B
‑
B处、C
‑
C处和D
‑
D处的截面示意图；
[0023]图24至图27分别为本申请实施例中的形成第二沟槽后的A
‑
A处、B
‑
B处、C
‑
C处和D
‑
D处的截面示意图；
[0024]图28至图31分别为本申请实施例中的形成第二保护层后的A
‑
A处、B
‑
B处、C
‑
C处和D
‑
D处的一种截面示意图；
[0025]图32至图35分别为本申请实施例中的形成第三保护层后的A
‑
A处、B
‑
B处、C
‑
C处和D
‑
D处的截面示意图；
[0026]图36至图39分别为本申请实施例中的形成第二保护层后的A
‑
A处、B
‑
B处、C
‑
C处和D
‑
D处的另一种截面示意图；
[0027]图40至图43分别为本申请实施例中的形成位线后的A
‑
A处、B
‑
B处、C
‑
C处和D
‑
D处的截面示意图；
[0028]图44至图47分别为本申请实施例中的形成第一绝缘层后的A
‑
A处、B
‑
B处、C
‑
C处和D
‑
D处的截面示意图；
[0029]图48至图51分别为本申请实施例中的形成填充沟道后的A
‑
A处、B
‑
B处、C
‑
C处和D
‑
D处的截面示意图；
[0030]图52至图55分别为本申请实施例中的形成第二绝缘层后的A
‑
A处、B
‑
B处、C本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：提供衬底，衬底中形成有间隔设置的多个第一沟槽，所述第一沟槽沿第一方向延伸；在每个所述第一沟槽内形成牺牲层，以及位于所述牺牲层上的第一保护层，所述牺牲层和所述第一保护层填充满所述第一沟槽，每个所述第一沟槽内的所述第一保护层设置有贯穿所述第一保护层的刻蚀孔；利用所述刻蚀孔去除所述牺牲层，形成空气隙；位于相邻的所述第一沟槽之间且靠近所述第一沟槽的槽底的所述衬底进行硅化反应，以在所述衬底内形成沿所述第一方向延伸的位线，所述位线的侧表面部分暴露在所述空气隙内。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，在每个所述第一沟槽内形成牺牲层，以及位于所述牺牲层上的第一保护层，所述牺牲层和所述第一保护层填充满所述第一沟槽，每个所述第一沟槽内的所述第一保护层设置有贯穿所述第一保护层的刻蚀孔的步骤包括：在每个所述第一沟槽内沉积所述牺牲层，所述牺牲层填充在所述第一沟槽的底部；在所述牺牲层上沉积所述第一保护层，所述第一保护层填平所述第一沟槽；刻蚀每个所述第一沟槽边缘的所述第一保护层，以形成所述刻蚀孔。3.根据权利要求2所述的半导体结构的制作方法，其特征在于，在所述牺牲层和所述衬底上沉积所述第一保护层，所述第一保护层填平所述第一沟槽的步骤包括：在所述牺牲层和所述衬底上沉积所述第一保护层，所述第一保护层填充在所述第一沟槽内且覆盖所述衬底的顶面；去除位于所述衬底的顶面上的所述第一保护层，以暴露所述衬底。4.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述刻蚀孔延伸至所述牺牲层中。5.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述位线的材质包括金属硅化物。6.根据权利要求1
‑
5任一项所述的半导体结构的制作方法，其特征在于，位于相邻的所述第一沟槽之间且靠近所述第一沟槽的槽底的所述衬底进行硅化反应，以在所述衬底内形成沿所述第一方向延伸的位线，所述位线的侧表面部分暴露在所述空气隙内的步骤包括：刻蚀所述衬底和所述第一保护层，形成多个间隔设置的第二沟槽，所述第二沟槽沿第二方向延伸且与所述空气隙不连通；在所述第二沟槽的侧壁上形成第二保护层，位于所述第二沟槽内的所述第二保护层围合成第三沟槽；在所述第三沟槽的槽底沉积金属，退火处理进行硅化反应，以形成所述位线。7.根据权利要求6所述的半导体结构的制作方法，其特征在于，刻蚀所述衬底和所述第一保护层，形成多个间隔设置的第二沟槽，所述第二沟槽沿第二方向延伸且与所述空气隙不连通的步骤之前，还包括：在所述衬底和所述第一保护层上沉积形成第三保护层；刻蚀所述衬底和所述第一保护层，形成多个间隔设置的第二沟槽的步骤包括：刻蚀所述衬底、所述第一保护层和所述第三保护层，形成多个间隔设置的所述第二沟槽，保留位于
相邻的所述第二沟槽之间的所述第三保护层。8.根据权利要求7所述的半导体结构的制作方法，其特征在于，在所述第二沟槽的侧壁上形成第二保护层，位于所述第二沟槽内的所述第二保护层围合成第三沟槽的步骤包括：在所述第二沟槽的侧壁和槽底，以及所述第三保护层上沉积形成第二初始保护层；刻蚀去除位于所述第三保护层上和所述第二沟槽的槽底的所述第二初始保护层，以暴露所述第二沟槽的槽底，保留的所述第二初始保护层形成所述第二保护层。9.根据权利要求7所述的半导体结构的制作方法，其特征在于，所述第一保护层...

【专利技术属性】
技术研发人员：邵光速，白卫平，肖德元，邱云松，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：