半导体结构及其制备方法技术

本公开涉及一种半导体结构及其制备方法。所述方法包括：提供衬底，在衬底上方形成模具叠层结构及存储节点网状结构；模具叠层结构包括沿远离衬底方向交替层叠的模具层和支撑层；模具叠层结构具有网格图案，存储节点网状结构位于所述网格图案内；采用一次构图工艺，将最顶层支撑层、最顶层模具层及次顶层支撑层图形化，暴露出部分次顶层模具层；去除次顶层模具层，暴露出对应位于次顶层模具层下表面的支撑层；自上而下依序将模具叠层结构中剩余的支撑层图形化，并基于图形化后的支撑层去除对应位于其下表面的模具层。本公开可以简化模具叠层结构的去除工艺，抑制关键尺寸偏差，并减少部分支撑层的受损程度，以提高良率及降低生产成本。本。本。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本公开涉及半导体
，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，简称DRAM)是计算机等电子设备中常用的半导体存储器，其由多个存储单元构成。每个存储单元通常包括晶体管和电容器。晶体管的栅极与字线电连接，晶体管的源极与位线电连接，晶体管的漏极与电容器电连接。字线上的字线电压能够控制晶体管的开启与关闭，从而能够通过位线读取存储在电容器中的数据信息，或者将数据信息写入电容器中。
[0003]目前，电容器作为DRAM的信息存储元件。随着对DRAM大容量及高密度存储的需求，可以通过减小电容器水平方向上尺寸且增加电容器竖直方向上尺寸的方式，在提高存储密度的基础上有效增大存储容量。然而，随着电容器竖直方向上尺寸的不断增大，容易增加DRAM 制备的工艺难度，例如容易在电容器的制备过程中或之后出现电容器倾斜或弯曲的情况。因此，相关技术中可以通过在DRAM中形成模具叠层结构的方式，以对电容器的制备进行辅助支撑，从而实现电容器在竖直方向上的堆叠。

技术实现思路

[0004]基于此，本公开实施例提供了一种半导体结构及其制备方法，可以有效简化模具叠层结构的去除工艺，抑制关键尺寸偏差，并减少部分支撑层的受损程度，以提高半导体结构的良率，以及降低生产成本。
[0005]一方面，本公开一些实施例提供了一种半导体结构的制备方法。该半导体结构的制备方法包括如下步骤。
[0006]提供衬底，在所述衬底上方形成模具叠层结构及存储节点网状结构；所述模具叠层结构包括沿远离所述衬底方向交替层叠的模具层和支撑层；所述模具叠层结构具有网格图案，所述存储节点网状结构位于所述网格图案内。
[0007]采用一次构图工艺，将最顶层所述支撑层、最顶层所述模具层及次顶层所述支撑层图形化，暴露出部分次顶层所述模具层。
[0008]去除次顶层所述模具层，暴露出对应位于次顶层所述模具层下表面的所述支撑层。
[0009]自上而下依序将所述模具叠层结构中剩余的所述支撑层图形化，并基于图形化后的所述支撑层去除对应位于其下表面的所述模具层。
[0010]在一些实施例中，最顶层所述模具层的材料和最顶层所述支撑层的材料相同或相似。
[0011]在一些实施例中，所述制备方法还包括：在去除最顶层所述模具层之外的其他所述模具层的过程中，同步刻蚀最顶层所述模具层，直至最顶层所述模具层被全部去除。
[0012]在一些实施例中，所述采用一次构图工艺，将最顶层所述支撑层、最顶层所述模具
层及次顶层所述支撑层图形化，暴露出部分次顶层所述模具层，包括如下步骤。
[0013]形成第一掩模层，所述第一掩模层覆盖所述模具叠层结构及所述存储节点网状结构，所述第一掩模层具有第一掩模图案。
[0014]根据所述第一掩模图案，对最顶层所述支撑层、最顶层所述模具层及次顶层所述支撑层进行干法刻蚀，去除部分最顶层所述支撑层、最顶层所述模具层及次顶层所述支撑层，并暴露出部分次顶层所述模具层。
[0015]在一些实施例中，所述去除次顶层所述模具层之前，所述制备方法还包括：去除所述第一掩模层；清洗去除所述第一掩模层后的所得结构。
[0016]在一些实施例中，所述自上而下依序将所述模具叠层结构中剩余的所述支撑层图形化，包括如下步骤。
[0017]在图形化剩余的任一层所述支撑层之前，形成第二掩模层；所述第二掩模层覆盖所述存储节点网状结构及图形化后的最顶层所述支撑层；所述第二掩模层具有第二掩模图案。
[0018]根据所述第二掩模图案，对待图形化的所述支撑层进行干法刻蚀，暴露出位于待图形化的所述支撑层下表面的所述模具层。
[0019]在一些实施例中，所述基于图形化后的所述支撑层去除对应位于其下表面的所述模具层之前，所述制备方法还包括：去除所述第二掩模层；清洗去除所述第二掩模层后的所得结构。
[0020]在一些实施例中，最顶层所述模具层之外的其他所述模具层采用低温湿法刻蚀去除。
[0021]在一些实施例中，所述湿法刻蚀的刻蚀液包括：氢氟酸和氟化氨溶液的混合溶液。
[0022]在一些实施例中，所述支撑层的材料包括碳氮化硅。最顶层所述模具层的材料包括含氮材料，其中，氮元素的浓度在最顶层所述模具层中呈梯度分布。
[0023]在一些实施例中，从最顶层所述支撑层向下，氮元素的浓度在最顶层所述模具层中逐渐降低。
[0024]在一些实施例中，所述支撑层的材料包括：碳氮化硅。最顶层所述模具层的材料包括：氮氧化硅、硼氮化硅、碳氮化硅或氮化硅中的一种或多种的组合。最顶层所述模具层之外的其他所述模具层的材料包括氧化硅。
[0025]在一些实施例中，沿远离所述衬底的方向，所述模具层的厚度逐渐减小。
[0026]在一些实施例中，最顶层所述支撑层的厚度大于其他所述支撑层的厚度。
[0027]又一方面，本公开一些实施例提供了一种半导体结构，采用如上一些实施例所述的半导体结构的制备方法得到。
[0028]本公开实施例中，在衬底上方形成模具叠层结构，并在模具叠层结构中形成网格图案，可以使得存储节点网状结构形成于模具叠层结构的网格图案中，以利用模具叠层结构对存储节点网状结构的制备进行工艺支撑。并且，模具叠层结构可以逐层堆叠，也即：可以随着模具叠层结构中任一层结构的形成，逐步制备存储节点网状结构的对应部分，从而实现存储节点网状结构在竖直方向上(即垂直于衬底方向上)尺寸的不断增加。如此，利用模具叠层结构对存储节点网状结构的支撑，可以有效避免存储节点网状结构在制备过程中出现倾斜或弯曲的问题，以确保存储节点网状结构的结构及性能稳定。存储节点网状结构
例如为电容器或电容器的下极板等。
[0029]并且，本公开实施例可以对模具叠层结构中不同层结构的材料及厚度进行选择，以采用一次构图工艺将其最顶层支撑层、最顶层模具层及次顶层支撑层同步图形化，然后再从次顶层模具层开始进行其他剩余支撑层和模具层内的逐一刻蚀。这样至少可以减少最顶层模具层及次顶层支撑层单独去除时所需采用的去除工艺，从而有效简化模具叠层结构的去除工艺，抑制关键尺寸偏差，以及降低生产成本。进而，模具叠层结构中的最顶层支撑层、最顶层模具层及次顶层支撑层同步图形化，也有利于减少模具叠层结构中部分支撑层因其他支撑层图形化工艺所带来的受损程度，从而利于提高半导体结构的良率。
附图说明
[0030]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0031]图1为一实施例中提供的一种半导体结构的制备方法的流程图；
[0032]图2为一实施例中提供的一种半导体结构初始结构的结构示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：提供衬底，在所述衬底上方形成模具叠层结构及存储节点网状结构；所述模具叠层结构包括沿远离所述衬底方向交替层叠的模具层和支撑层；所述模具叠层结构具有网格图案，所述存储节点网状结构位于所述网格图案内；采用一次构图工艺，将最顶层所述支撑层、最顶层所述模具层及次顶层所述支撑层图形化，暴露出部分次顶层所述模具层；去除次顶层所述模具层，暴露出对应位于次顶层所述模具层下表面的所述支撑层；自上而下依序将所述模具叠层结构中剩余的所述支撑层图形化，并基于图形化后的所述支撑层去除对应位于其下表面的所述模具层。2.根据权利要求1所述的半导体结构的制备方法，其特征在于，最顶层所述模具层的材料和最顶层所述支撑层的材料相同或相似。3.根据权利要求1所述的半导体结构的制备方法，其特征在于，还包括：在去除最顶层所述模具层之外的其他所述模具层的过程中，同步刻蚀最顶层所述模具层，直至最顶层所述模具层被全部去除。4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述采用一次构图工艺，将最顶层所述支撑层、最顶层所述模具层及次顶层所述支撑层图形化，暴露出部分次顶层所述模具层，包括：形成第一掩模层，所述第一掩模层覆盖所述模具叠层结构及所述存储节点网状结构，所述第一掩模层具有第一掩模图案；根据所述第一掩模图案，对最顶层所述支撑层、最顶层所述模具层及次顶层所述支撑层进行干法刻蚀，去除部分最顶层所述支撑层、最顶层所述模具层及次顶层所述支撑层，并暴露出部分次顶层所述模具层。5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述去除次顶层所述模具层之前，所述制备方法还包括：去除所述第一掩模层；清洗去除所述第一掩模层后的所得结构。6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述自上而下依序将所述模具叠层结构中剩余的所述支撑层图形化，...

【专利技术属性】
技术研发人员：吴润平，崔相弦，朴淳秉，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：