半导体结构的制备方法、半导体结构及半导体器件技术

本公开实施例提供一种半导体结构的制备方法、半导体结构及半导体器件。该制备方法包括：提供基底；在基底上形成位线结构，位线结构中包括沿第一方向堆叠的多个位线；在基底上形成电容结构，电容结构中包括沿第一方向堆叠的多个电容器；在基底上形成沿第二方向延伸的晶体管结构，晶体管结构中包括沿第一方向堆叠的多个晶体管；晶体管结构在第二方向上具有第一端和第二端；第一端连接位线结构，第二端连接电容结构，位线结构与电容结构位于晶体管结构的沿第三方向相对的两侧；第一方向垂直于基底，第二方向和第三方向位于平行于基底的平面内。本公开的制备方法能够使半导体结构能够进一步节省空间，提高半导体结构的单位密度，提升存储性能。升存储性能。升存储性能。

【技术实现步骤摘要】
半导体结构的制备方法、半导体结构及半导体器件


[0001]本公开涉及半导体制造
，尤其涉及一种半导体结构的制备方法、半导体结构及半导体器件。

技术介绍

[0002]DRAM(Dynamic Random Access Memory，动态随机存取存储器)是常用的半导体存储器件，由许多重复的存储单元组成，储存单元与外围电路连接执行存储功能。每个存储单元中通常包括晶体管、电容器和位线等结构。DRAM集成度越高，其可容纳的存储单元的数目就越多，其性能也更为优异。
[0003]随着尺寸的进一步微缩，存储单元出现堆叠式的存储结构。然而，目前的堆叠式的存储结构中，晶体管、电容器和位线的结构设置在一定程度上存在浪费空间的问题，不能进一步提高存储单元的数目。
[0004]在所述
技术介绍
部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的相关技术的信息。

技术实现思路

[0005]本公开实施例提供一种半导体结构的制备方法、半导体结构及半导体器件，能够进一步节省空间，提高半导体结构的单位密度，提升存储性能。
[0006]本公开实施例提供一种半导体结构的制备方法，包括：提供基底；在所述基底上形成位线结构，所述位线结构中包括沿第一方向堆叠的多个位线；在所述基底上形成电容结构，所述电容结构中包括沿所述第一方向堆叠的多个电容器；在所述基底上形成沿第二方向延伸的晶体管结构，所述晶体管结构中包括沿所述第一方向堆叠的多个晶体管；所述晶体管结构在所述第二方向上具有第一端和第二端；所述第一端连接所述位线结构，所述第二端连接所述电容结构，所述位线结构与所述电容结构位于所述晶体管结构的沿第三方向相对的两侧；所述第一方向垂直于所述基底，所述第二方向和所述第三方向位于平行于所述基底的平面内。
[0007]根据本公开的一些实施例，所述方法还包括：在所述基底上形成多个沿所述第一方向堆叠的外延结构，所述外延结构包括沿所述第一方向依序堆叠的牺牲层和半导体层；蚀刻所述外延结构，使所述外延结构具有第一外延部、第二外延部和第三外延部，所述第二外延部沿所述第二方向延伸，所述第一外延部和所述第三外延部分别连接于所述第二外延部的沿所述第二方向的第一端和第二端；且所述第一外延部和所述第三外延部位于所述第二外延部的沿所述第三方向的相对的两侧；去除所述第二外延部的所述第一端和所述第二端、以及所述第一外延部和所述第三外延部的各个牺牲层，形成多个第一待填充空间；向所述第一待填充空间中填充绝缘层。
[0008]根据本公开的一些实施例，在所述基底上形成位线结构，包括：去除所述第一外延部中的半导体层，形成多个第二待填充空间；向所述第二待填充空间中填充第一导电材料，
形成所述位线结构。
[0009]根据本公开的一些实施例，所述方法还包括：沿所述第一方向将所述位线结构形成阶梯结构，露出每层所述位线的至少部分上表面；在呈阶梯结构的多层所述位线上分别形成多个第一接线柱。
[0010]根据本公开的一些实施例，所述第二外延部还包括位于所述第一端和所述第二端之间的中部，所述位线结构在所述第二方向上与所述中部具有第一间隔，所述电容结构在所述第二方向上与所述中部具有第二间隔；在所述基底上形成沿第二方向延伸的晶体管结构，包括：去除所述第二外延部的所述中部的所述牺牲层，形成间隙；在所述第二外延部的中部的所述半导体层的表面形成栅介质层；在所述栅介质层的表面形成栅电极，且所述栅电极填充所述间隙。
[0011]根据本公开的一些实施例，所述第二外延部还包括位于所述第一端和所述第二端之间的中部，所述位线结构在所述第二方向上与所述中部具有第一间隔，所述电容结构在所述第二方向上与所述中部具有第二间隔；在所述基底上形成沿第二方向延伸的晶体管结构，包括：去除所述第二外延部的所述中部的所述牺牲层；在所述第二外延部的所述中部的所述半导体层的表面形成栅介质层；在所述栅介质层的表面形成栅电极，且所述栅电极沿第三方向或第四方向在所述第二外延部的一侧延伸，且与所述位线结构或所述电容结构不接触；所述第四方向和所述第三方向位于平行于所述基底的平面内；在所述第一方向上堆叠的多层所述栅电极中，向相邻的所述栅电极之间填充绝缘材料层。
[0012]根据本公开的一些实施例，所述方法还包括：将堆叠的多层所述栅电极形成阶梯结构，露出每层所述栅电极的至少部分上表面；在呈阶梯结构的多层所述栅电极上分别形成多个第二接线柱。
[0013]根据本公开的一些实施例，所述方法还包括：在所述位线结构上沿所述第一方向且远离所述晶体管结构的一端形成导电连接件，且所述导电连接件分别与各所述位线连接。
[0014]根据本公开的一些实施例，在所述基底上形成沿第二方向延伸的晶体管结构，包括：对所述第二外延部的所述第一端和所述第二端进行离子掺杂，分别形成所述晶体管结构的源极和漏极；对所述源极的至少与所述位线结构中的位线连接的部分进行金属硅化处理，形成位线接触；对所述漏极的至少与所述电容结构中的电容器连接的部分进行金属硅化处理，形成电容接触。
[0015]本公开的一些实施例还提供了一种半导体结构，包括：基底、位线结构、电容结构和晶体管结构。
[0016]其中，位线结构位于所述基底上，所述位线结构中包括沿第一方向堆叠的多个位线；电容结构位于所述基底上，所述电容结构中包括沿所述第一方向堆叠的多个电容器；晶体管结构位于所述基底上并沿第二方向延伸，所述晶体管结构中包括沿所述第一方向堆叠的多个晶体管，所述晶体管结构在所述第二方向上具有第一端和第二端，所述第一端连接所述位线结构，所述第二端连接所述电容结构，且所述晶体管结构与所述电容结构位于所述晶体管结构的沿第三方向相对的两侧；其中，所述第一方向垂直于所述基底，所述第二方向和所述第三方向位于平行于所述基底的平面内。
[0017]根据本公开的一些实施例，所述晶体管包括：沟道，位于所述晶体管的第一端和第
二端之间；栅介质层，位于所述沟道的表面；栅电极，位于所述栅介质层的表面，并沿所述第三方向或第四方向在所述晶体管的一侧延伸，且与所述位线结构或所述电容结构不接触，所述第四方向和所述第三方向位于平行于所述基底的平面内，多个沿所述第一方向堆叠的所述晶体管的多层栅电极为阶梯结构，每层所述栅电极的至少部分上表面露出。
[0018]所述半导体结构还包括：多个第二接线柱，分别位于呈阶梯结构的多层所述栅电极上；绝缘材料层，位于相邻的所述栅电极之间。
[0019]根据本公开的一些实施例，所述位线结构在所述第二方向上与所述栅电极具有第一间隔，所述电容结构在所述第二方向上与所述栅电极具有第二间隔。
[0020]根据本公开的一些实施例，所述晶体管的第一端为源极，所述晶体管的第二端为漏极，所述晶体管包括：位线接触，位于所述源极和所述位线结构的位线之间；电容接触，位于所述漏极和所述电容结构的电容器之间。
[0021]本公开的一些实施例还提供了一种半导体器件，包括第一半导体单元，所述第一半导体单元包括第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：提供基底；在所述基底上形成位线结构，所述位线结构中包括沿第一方向堆叠的多个位线；在所述基底上形成电容结构，所述电容结构中包括沿所述第一方向堆叠的多个电容器；在所述基底上形成沿第二方向延伸的晶体管结构，所述晶体管结构中包括沿所述第一方向堆叠的多个晶体管；所述晶体管结构在所述第二方向上具有第一端和第二端；所述第一端连接所述位线结构，所述第二端连接所述电容结构，所述位线结构与所述电容结构位于所述晶体管结构的沿第三方向相对的两侧；所述第一方向垂直于所述基底，所述第二方向和所述第三方向位于平行于所述基底的平面内。2.根据权利要求1所述的方法，其特征在于，还包括：在所述基底上形成多个沿所述第一方向堆叠的外延结构，所述外延结构包括沿所述第一方向依序堆叠的牺牲层和半导体层；蚀刻所述外延结构，使所述外延结构具有第一外延部、第二外延部和第三外延部，所述第二外延部沿所述第二方向延伸，所述第一外延部和所述第三外延部分别连接于所述第二外延部的沿所述第二方向的第一端和第二端；且所述第一外延部和所述第三外延部位于所述第二外延部的沿所述第三方向的相对的两侧；去除所述第二外延部的所述第一端和所述第二端、以及所述第一外延部和所述第三外延部的各个牺牲层，形成多个第一待填充空间；向所述第一待填充空间中填充绝缘层。3.根据权利要求2所述的方法，其特征在于，在所述基底上形成位线结构，包括：去除所述第一外延部中的所述半导体层，形成多个第二待填充空间；向所述第二待填充空间中填充第一导电材料，形成所述位线结构。4.根据权利要求3所述的方法，其特征在于，还包括：沿所述第一方向将所述位线结构形成阶梯结构，露出每层所述位线的至少部分上表面；在呈阶梯结构的多层所述位线上分别形成多个第一接线柱。5.根据权利要求4所述的方法，其特征在于，所述第二外延部还包括位于所述第一端和所述第二端之间的中部，所述位线结构在所述第二方向上与所述中部具有第一间隔，所述电容结构在所述第二方向上与所述中部具有第二间隔；在所述基底上形成沿第二方向延伸的晶体管结构，包括：去除所述第二外延部的所述中部的所述牺牲层，形成间隙；在所述第二外延部的所述中部的所述半导体层的表面形成栅介质层；在所述栅介质层的表面形成栅电极，且所述栅电极填充所述间隙。6.根据权利要求3所述的方法，其特征在于，所述第二外延部还包括位于所述第一端和所述第二端之间的中部，所述位线结构在所述第二方向上与所述中部具有第一间隔，所述电容结构在所述第二方向上与所述中部具有第二间隔；在所述基底上形成沿第二方向延伸的晶体管结构，包括：去除所述第二外延部的所述中部的所述牺牲层；
在所述第二外延部的所述中部的所述半导体层的表面形成栅介质层；在所述栅介质层的表面形成栅电极，且所述栅电极沿所述第三方向或第四方向在所述第二外延部的一侧延伸，且与所述位线结构或所述电容结构不接触；所述第四方向和所述第三方向位于平行于所述基底的平面内；在所述第一方向上堆叠的多层所述栅电极中，向相邻的所述栅电极之间填充绝缘材料层。7.根据权利要求6所述的方法，其特征在于，还包括：将堆叠的多层所述栅电极形成阶梯结构，露出每层所述栅电极的至少部分上表面；在呈阶梯结构的多层所述栅电极上分别形成多个第二接线柱。8.根据权利要求7所述的方法，其特征在于，还包括：在所述位线结构上沿所述第一方向且远离所述晶体管结构的一端形成导电连接件，且所述导电连接件分别与各所述位线连接。9.根据权利要求2所述的方法，其特征在于，在所述基底上形成沿第二方向延伸的晶体管结构，包括：对所述第二外延部的所述第一端和所述第二端进行离子...

【专利技术属性】
技术研发人员：赵文礼，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：