半导体结构及其制作方法技术

本发明专利技术实施例提供一种半导体结构及其制作方法，半导体结构的制作方法包括：提供基底，基底包含分立的多条位线结构；在基底上形成分立的多个第一有源区，每条位线结构与至少两个第一有源区电连接；对第一有源区进行第一外延生长工艺，形成位于第一有源区上方的第二有源区，第二有源区的掺杂离子类型与第一有源区的掺杂离子类型不同；形成栅极结构和多条连接结构，栅极结构覆盖第二有源区侧壁，每一条连接结构电连接至少两个栅极结构的栅极，连接结构与电连接的栅极构成字线；在第二有源区上形成第三有源区，第三有源区的掺杂离子类型与第一有源区的掺杂离子类型相同。本发明专利技术实施例有利于提高半导体结构的电学性能。于提高半导体结构的电学性能。于提高半导体结构的电学性能。

【技术实现步骤摘要】
半导体结构及其制作方法


[0001]本专利技术实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。

技术介绍

[0002]集成电路芯片遵循摩尔定律不断发展，已经从亚微米、深亚微米阶段进入纳米阶段，以达到改进器件性能和提高集成度的目的。速度、功耗及面积是评价数字集成电路的重要指标。电路成本取决于芯片面积，因此高集成度是电路设计的主要目标之一。
[0003]在半导体尤其是存储器领域，增大器件集成度的方法包括减小器件特征尺寸和改善单元结构。但是随着特征尺寸的减小，小尺寸晶体管会产生严重的短沟道效应，因此，通过改善存储单元结构，在相同特征尺寸条件下减小存储单元所占面积是增大器件集成度的另一条有效途径。在此背景下，目前已经提出了具有埋入式位线的垂直栅极围绕晶体管。

技术实现思路

[0004]本专利技术实施例提供一种半导体结构及其制作方法，有利于提高半导体结构的电学性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构的制作方法，包括：提供基底，所述基底包含分立的多条位线结构；在所述基底上形成分立的多个第一有源区，每条所述位线结构与至少两个所述第一有源区电连接；对所述第一有源区进行第一外延生长工艺，形成位于所述第一有源区上方的第二有源区，所述第二有源区的掺杂离子类型与所述第一有源区的掺杂离子类型不同；形成栅极结构和多条连接结构，所述栅极结构覆盖所述第二有源区侧壁，每一条所述连接结构电连接至少两个所述栅极结构的栅极，所述连接结构与电连接的所述栅极构成字线；在所述第二有源区上形成第三有源区，所述第三有源区的掺杂离子类型与所述第一有源区的掺杂离子类型相同，所述第二有源区作为连接所述第一有源区和所述第三有源区的沟道。
[0006]另外，所述第一外延生长工艺为气相外延生成工艺。
[0007]另外，所述第一外延生长工艺的前驱体包括：含有所述第二有源区的掺杂离子的化合物，或者，由所述第二有源区的掺杂离子组成的等离子体。
[0008]另外，所述第一有源区和所述第二有源区为圆柱状结构。
[0009]另外，对所述第二有源区进行第二外延生长工艺，形成所述第三有源区。
[0010]另外，在进行所述第一外延生长工艺之前，还包括：形成第一介质层，所述第一介质层环绕并覆盖所述第一有源区的侧壁，所述第一介质层顶面低于或平齐于所述第一有源区顶面；形成第一隔离层，所述第一隔离层填充满相邻所述第一有源区之间的空隙，所述第一介质层位于所述第一隔离层和所述第一有源区之间，所述第一隔离层的顶面平齐于所述第一介质层的顶面。
[0011]另外，采用原子层沉积工艺形成所述第一介质层。
[0012]另外，在形成所述第三有源区之前，形成第二隔离层，所述第二隔离层填充满相邻
所述第二有源区之间的空隙，所述栅极结构位于所述第二隔离层和所述第二有源区之间。
[0013]另外，所述栅极结构包括栅极和第二介质层，所述第二介质层环绕并覆盖所述第二有源区侧壁，所述栅极覆盖所述第二介质层背离所述第二有源区的侧壁。
[0014]另外，形成所述栅极结构和多条所述连接结构的工艺步骤包括：形成第二介质层，所述第二介质层环绕并覆盖所述第二有源区的侧壁，所述第二介质层的顶面平齐于所述第二有源区的顶面；形成多条初始连接结构，每一条所述初始连接结构连接至少两个所述第二有源区对应的所述第二介质层，不同条所述初始连接结构连接不同的所述第二有源区对应的所述第二介质层，所述初始连接结构覆盖所述第二介质层的部分侧壁表面；形成导电层，所述导电层覆盖所述第二介质层暴露的侧壁表面，所述导电层和部分所述初始连接结构构成所述栅极结构中的所述栅极，所述第二介质层作为所述栅极结构中的栅介质层，剩余所述初始连接结构作为所述连接结构。
[0015]另外，所述初始连接结构的材料与所述导电层的材料相同。
[0016]另外，所述初始连接结构的延伸方向垂直于所述位线结构的延伸方向。
[0017]另外，在形成所述第三有源区之后，还包括：形成第三介质层，所述第三介质层覆盖所述第三有源区侧壁，所述第三介质层的材料与所述第二介质层的材料相同；形成第三隔离层，所述第三隔离层填充满相邻所述第三有源区之间的空隙，所述第三介质层位于所述第三隔离层和所述第三有源区之间。
[0018]另外，所述位线结构具有暴露的顶面，每条所述位线结构与至少两个所述第一有源区的底面接触并电连接。
[0019]相应地，本专利技术实施例还提供一种半导体结构，可采用上述任一项所述的半导体结构的制作方法制成。
[0020]与现有技术相比，本专利技术实施例提供的技术方案具有以下优点：上述技术方案中，采用外延生长工艺形成第二有源区，如此，第一有源区和第二有源区之间具有连续性，第一有源区和第二有源区之间的接触缺陷较少，第二有源区与第一有源区之间的接触电阻较小，电子流动速度较快，有利于提高第一有源区和第二有源区构成的晶体管的导电性能，以及降低晶体管运行过程中的发热，进而提升半导体结构的电学性能。另外，设置第一有源区和第二有源区为圆柱状结构，有利于减轻尖角引起的载流子冲击以及电荷集中问题，进而避免因载流子冲击而导致的元器件加速老化问题，以及避免因电荷集中导致的击穿问题和电泄漏问题，从而提高半导体结构的电学性能。
附图说明
[0021]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
[0022]图1至图22为本专利技术实施例提供的半导体结构的制作方各步骤对应的结构示意图。
具体实施方式
[0023]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本专利技术各实施例
中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
[0024]图1至图22为本专利技术实施例提供的半导体结构的制作方各步骤对应的结构示意图。半导体结构的制作方法包含以下步骤：
[0025]参考图1，提供依次堆叠的基板11、导电膜121a、阻挡膜122a、接触膜123a、第一硬掩膜层131和第一光刻胶层141，第一光刻胶层141具有开口图案。
[0026]基板11可起到电隔离和缓冲等作用，基板11的材料可以根据实际需要进行选择，可选地，基板11的材料包括氮化硅或聚酰亚胺；导电膜121a用于形成位线结构的导电层，以传输位线信号，可选地，导电膜121a的材料包括钨；阻挡膜122a用于形成位线结构的阻挡层，以阻挡导电层中的金属离子向晶体管迁移，同时，还可以作为导电层和位线接触的中间层，以减小导电层与位线接触的连接电阻，可选地，阻挡膜122a的材料包括氮化钛；接触膜123a用于形成位线结构的位线接触，用于连接晶体管结构的漏区，可选地，接触膜123a的材料包括多晶硅、单晶硅或非晶硅中的任一者。
[0027]第一光刻胶层14本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：提供基底，所述基底包含分立的多条位线结构；在所述基底上形成分立的多个第一有源区，每条所述位线结构与至少两个所述第一有源区电连接；对所述第一有源区进行第一外延生长工艺，形成位于所述第一有源区上方的第二有源区，所述第二有源区的掺杂离子类型与所述第一有源区的掺杂离子类型不同；形成栅极结构和多条连接结构，所述栅极结构覆盖所述第二有源区侧壁，每一条所述连接结构电连接至少两个所述栅极结构的栅极，所述连接结构与电连接的所述栅极构成字线；在所述第二有源区上形成第三有源区，所述第三有源区的掺杂离子类型与所述第一有源区的掺杂离子类型相同，所述第二有源区作为连接所述第一有源区和所述第三有源区的沟道。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一外延生长工艺为气相外延生成工艺。3.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述第一外延生长工艺的前驱体包括：含有所述第二有源区的掺杂离子的化合物，或者，由所述第二有源区的掺杂离子组成的等离子体。4.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一有源区和所述第二有源区为圆柱状结构。5.根据权利要求1所述的半导体结构的制作方法，其特征在于，对所述第二有源区进行第二外延生长工艺，形成所述第三有源区。6.根据权利要求1所述的半导体结构的制作方法，其特征在于，在进行所述第一外延生长工艺之前，还包括：形成第一介质层，所述第一介质层环绕并覆盖所述第一有源区的侧壁，所述第一介质层顶面低于或平齐于所述第一有源区顶面；形成第一隔离层，所述第一隔离层填充满相邻所述第一有源区之间的空隙，所述第一介质层位于所述第一隔离层和所述第一有源区之间，所述第一隔离层的顶面平齐于所述第一介质层的顶面。7.根据权利要求6所述的半导体结构的制作方法，其特征在于，采用原子层沉积工艺形成所述第一介质层。8.根据权利要求6所述的半导体结构的制作方法，其特征在于，在形成所述第三有源区之前，形成第二隔离层，所述第二隔离层填...

【专利技术属性】
技术研发人员：于业笑，刘忠明，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：