半导体结构及其形成方法技术

本发明专利技术实施例提供一种半导体结构及其形成方法，形成方法包括：提供基底以及位于所述基底上表面的介质层；图形化所述介质层以及所述基底，以形成多个沟槽，多个所述沟槽相互分立的位于所述核心区以及所述伪核心区；在所述核心区的所述沟槽内形成导电层，且所述导电层的顶面低于所述核心区的所述沟槽顶部开口；形成第一绝缘层，所述第一绝缘层填充满所述核心区的所述沟槽，所述第一绝缘层位于所述导电层的上表面；形成第二绝缘层，所述第二绝缘层填充满所述伪核心区的所述沟槽。本发明专利技术实施例提供的半导体结构及其形成方法，有利于提高半导体结构的性能。体结构的性能。体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体领域，特别涉及一种半导体结构及其形成方法。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
[0003]现有的工艺中形成的半导体结构，在工艺环境温度、压力等的影响下，阵列区中靠近阵列区和外围区的交界处的导电层容易流动产生杂质，降低半导体结构的稳定性，影响半导体结构的性能。
[0004]如何提高半导体结构的稳定性，成为本领域技术人员亟须解决的问题。

技术实现思路

[0005]本专利技术实施例提供一种半导体结构及其形成方法，有利于解决靠近半导体结构阵列区和外围区交界处的导电层外流的问题。
[0006]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，所述半导体结构包括相邻的阵列区和外围区，所述阵列区包括核心区以及伪核心区，所述伪核心区与所述外围区相邻接，且所述伪核心区位于所述核心区与所述外围区之间，包括：提供基底以及位于所述基底上表面的介质层；图形化所述介质层以及所述基底，以形成多个沟槽，多个所述沟槽相互分立的位于所述核心区以及所述伪核心区；在所述核心区的所述沟槽内形成导电层，且所述导电层的顶面低于所述核心区的所述沟槽顶部开口；形成第一绝缘层，所述第一绝缘层填充满所述核心区的所述沟槽，所述第一绝缘层位于所述导电层的上表面；形成第二绝缘层，所述第二绝缘层填充满所述伪核心区的所述沟槽。
[0007]另外，还包括：在形成所述沟槽之后，形成所述导电层之前，形成掩膜层，所述掩膜层位于所述伪核心区和所述外围区的所述介质层的上表面；在形成所述导电层之后，去除所述掩膜层；在去除所述掩膜层之后，同时形成所述第一绝缘层和所述第二绝缘层。
[0008]另外，所述掩膜层还填充满所述伪核心区的所述沟槽。
[0009]另外，形成所述掩膜层的工艺步骤包括：形成初始掩膜层，所述初始掩膜层填充满每一所述沟槽，并且位于所述介质层的上表面；去除位于所述核心区的部分所述初始掩膜层，剩余的所述初始掩膜层作为所述掩膜层。
[0010]另外，形成所述导电层的步骤包括：形成初始导电层，所述初始导电层填充满所述核心区的所述沟槽，且位于所述核心区的所述介质层的上表面和所述掩膜层的上表面；去除位于所述核心区的所述介质层上表面和所述掩膜层上表面的部分所述初始导电层，并且去除位于所述核心区的所述沟槽内的部分所述初始导电层，剩余的所述初始导电层顶面低
于所述核心区的所述沟槽顶部开口，剩余的所述初始导电层作为所述导电层。
[0011]另外，同时形成所述第一绝缘层和所述第二绝缘层的步骤包括：形成初始绝缘层，所述初始绝缘层填充满每一所述沟槽，且所述初始绝缘层位于所述介质层的上表面；去除位于所述介质层上表面的所述初始绝缘层，剩余的位于所述核心区的所述沟槽内的所述初始绝缘层作为所述第一绝缘层，剩余的位于所述伪核心区的所述沟槽内的所述初始绝缘层作为所述第二绝缘层。
[0012]另外，还包括：在形成所述沟槽之后，在形成所述导电层之前，形成掩膜层，所述掩膜层位于所述核心区的所述介质层上表面；在形成所述掩膜层之后，去除所述掩膜层之前，形成所述第二绝缘层；在形成所述导电层之前，去除所述掩膜层；在形成所述导电层之后，形成所述第一绝缘层。
[0013]另外，所述掩膜层还填充满所述核心区的所述沟槽。
[0014]另外，形成所述掩膜层的步骤包括：形成初始掩膜层，所述初始掩膜层填充满每一所述沟槽，且位于所述介质层的上表面；去除位于所述伪核心区和所述外围区的所述初始掩膜层，剩余的所述初始掩膜层作为所述掩膜层。
[0015]另外，形成所述第二绝缘层的步骤包括：形成初始第二绝缘层，所述初始第二绝缘层填充满所述伪核心区的所述沟槽，且位于所述伪核心区和所述外围区的所述介质层上表面，所述初始第二绝缘层还位于所述掩膜层的上表面；去除位于所述伪核心区和所述外围区的所述介质层上表面的所述初始第二绝缘层，并且去除位于所述掩膜层上表面的所述初始第二绝缘层，剩余的所述初始第二绝缘层作为所述第二绝缘层。
[0016]另外，形成所述导电层的步骤包括：形成初始导电层，所述初始导电层填充满所述核心区的所述沟槽，且位于所述介质层的上表面和所述第二绝缘层的上表面；去除位于所述介质层上表面和所述第二绝缘层上表面的所述初始导电层，并且去除位于所述核心区的所述沟槽内的部分所述初始导电层，剩余的所述初始导电层顶面低于所述核心区的所述沟槽顶部开口，剩余的所述初始导电层作为所述导电层。
[0017]另外，形成所述第一绝缘层的步骤包括：形成初始第一绝缘层，所述初始第一绝缘层填充满所述核心区的所述沟槽，且位于所述介质层的上表面和所述第二绝缘层的上表面，去除位于所述介质层上表面和所述第二绝缘层上表面的所述初始第一绝缘层，剩余的所述初始第一绝缘层作为所述第一绝缘层。
[0018]本专利技术实施例还提供一种半导体结构，所述半导体结构包括相邻的阵列区和外围区，所述阵列区包括核心区以及伪核心区，所述伪核心区与所述外围区相邻接，且所述伪核心区位于所述核心区与所述外围区之间，包括：基底以及位于所述基底上表面的介质层；沟槽，多个所述沟槽相互分立的位于所述核心区以及所述伪核心区；导电层，所述导电层位于所述核心区的所述沟槽内，且所述导电层的顶面低于所述核心区的所述沟槽顶部开口；第一绝缘层，所述第一绝缘层填充满所述核心区的所述沟槽，所述第一绝缘层位于所述导电层的上表面；第二绝缘层，所述第二绝缘层填充满所述伪核心区的所述沟槽。
[0019]另外，在垂直于所述沟槽侧壁的方向上，所述伪核心区的厚度为50纳米～500纳米。
[0020]与现有技术相比，本专利技术实施例提供的技术方案具有以下优点：
[0021]本专利技术实施例提供的半导体结构的形成方法中，在靠近外围区的伪核心区的沟槽
内填充满第二绝缘层，第二绝缘层具有较好的稳定性，这样在后续的工艺中，即使在阵列区和外围区的交界处形成高度差，导致交界处附近的沟槽顶部密封性较差，但由于交界处附近的伪核心区内的沟槽填满的是具有较好稳定性的第二绝缘层，也不会因为环境温度、压力等产生外流现象，提高了半导体结构的性能。
[0022]另外，形成的掩膜层位于伪核心区和外围区的介质层的上表面，这样可以先在核心区的沟槽内形成导电层，在去除掩膜层之后，可以同时形成第一绝缘层和第二绝缘层，有利于提高形成工艺的效率。
附图说明
[0023]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，所述半导体结构包括相邻的阵列区和外围区，所述阵列区包括核心区以及伪核心区，所述伪核心区与所述外围区相邻接，且所述伪核心区位于所述核心区与所述外围区之间，其特征在于，包括：提供基底以及位于所述基底上表面的介质层；图形化所述介质层以及所述基底，以形成多个沟槽，多个所述沟槽相互分立的位于所述核心区以及所述伪核心区；在所述核心区的所述沟槽内形成导电层，且所述导电层的顶面低于所述核心区的所述沟槽顶部开口；形成第一绝缘层，所述第一绝缘层填充满所述核心区的所述沟槽，所述第一绝缘层位于所述导电层的上表面；形成第二绝缘层，所述第二绝缘层填充满所述伪核心区的所述沟槽。2.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在形成所述沟槽之后，形成所述导电层之前，形成掩膜层，所述掩膜层位于所述伪核心区和所述外围区的所述介质层的上表面；在形成所述导电层之后，去除所述掩膜层；在去除所述掩膜层之后，同时形成所述第一绝缘层和所述第二绝缘层。3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述掩膜层还填充满所述伪核心区的所述沟槽。4.根据权利要求3所述的半导体结构的形成方法，其特征在于，形成所述掩膜层的工艺步骤包括：形成初始掩膜层，所述初始掩膜层填充满每一所述沟槽，并且位于所述介质层的上表面；去除位于所述核心区的部分所述初始掩膜层，剩余的所述初始掩膜层作为所述掩膜层。5.根据权利要求2所述的半导体结构的形成方法，其特征在于，形成所述导电层的步骤包括：形成初始导电层，所述初始导电层填充满所述核心区的所述沟槽，且位于所述核心区的所述介质层的上表面和所述掩膜层的上表面；去除位于所述核心区的所述介质层上表面和所述掩膜层上表面的部分所述初始导电层，并且去除位于所述核心区的所述沟槽内的部分所述初始导电层，剩余的所述初始导电层顶面低于所述核心区的所述沟槽顶部开口，剩余的所述初始导电层作为所述导电层。6.根据权利要求2所述的半导体结构的形成方法，其特征在于，同时形成所述第一绝缘层和所述第二绝缘层的步骤包括：形成初始绝缘层，所述初始绝缘层填充满每一所述沟槽，且所述初始绝缘层位于所述介质层的上表面；去除位于所述介质层上表面的所述初始绝缘层，剩余的位于所述核心区的所述沟槽内的所述初始绝缘层作为所述第一绝缘层，剩余的位于所述伪核心区的所述沟槽内的所述初始绝缘层作为所述第二绝缘层。7.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在形成所述沟槽之后，在形成所述导电层之前，形成掩膜层，所述掩膜层位于所述核心区的所述介质层上表面；在形成所述掩膜层之后，去除所述掩膜层之前，形成所述第二绝缘层；在形成所述...

【专利技术属性】
技术研发人员：杜晓征，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：