半导体器件制造方法技术

提供了一种用于制造半导体器件的方法。用于制造半导体器件的方法包括：提供包括缓冲层和基体基板的第一基板；在所述缓冲层上形成包括多个单元层叠件的堆叠模制结构，每个所述单元层叠件包括在垂直方向上顺序地堆叠的第一牺牲层、第一硅层、第二牺牲层和第二硅层；以及通过替换工艺将所述堆叠模制结构替换为堆叠存储结构，其中，所述堆叠存储结构包括替换了所述第一牺牲层和所述第二牺牲层的金属图案以及替换了所述第二硅层的绝缘图案，所述缓冲层包括硅锗，并且所述缓冲层的锗浓度根据所述第一牺牲层的锗浓度和所述第二牺牲层的锗浓度而改变。度而改变。度而改变。

【技术实现步骤摘要】
半导体器件制造方法


[0001]本公开涉及用于制造半导体器件的方法，并且更具体地，涉及用于制造具有改善的电特性的三维半导体器件的方法。

技术介绍

[0002]为了满足消费者所需要的优异性能和低廉价格，可能需要提高半导体元件的集成度。在半导体元件的情况下，因为集成度是决定产品价格的重要因素，所以特别需要提高集成度。
[0003]在传统的二维或平面半导体元件的情况下，集成度主要取决于单位存储单元所占的面积，因此极大地受到精细图案形成技术水平的影响。然而，由于图案的小型化需要超昂贵的设备，所以二维半导体元件的集成度提高了，但仍受到限制。因此，已经提出配备有三维排列的存储单元的三维半导体存储元件。

技术实现思路

[0004]本公开的各方面提供了用于制造改善了集成度并且改善了电特性的三维半导体器件的方法。
[0005]根据本专利技术构思的一些方面，提供了用于制造半导体器件的方法，所述方法包括：提供包括缓冲层和基体基板的第一基板；在所述缓冲层上形成包括多个单元层叠件的堆叠模制结构，每个所述单元层叠件包括在垂直方向上顺序地堆叠的第一牺牲层、第一硅层、第二牺牲层和第二硅层；以及将所述堆叠模制结构替换为堆叠存储结构，其中，所述堆叠存储结构包括替换了所述第一牺牲层和所述第二牺牲层的金属图案以及替换了所述第二硅层的绝缘图案，所述缓冲层包括硅锗，并且所述缓冲层的锗分数(即，浓度)根据所述第一牺牲层的锗浓度和所述第二牺牲层的锗浓度而改变。
[0006]根据本专利技术构思的一些方面，提供了用于制造半导体器件的方法，所述方法包括：提供包括缓冲层和基体基板的第一基板；在所述缓冲层上形成包括多个单元层叠件的堆叠模制结构，每个所述单元层叠件包括在垂直方向上顺序地堆叠的第一牺牲层、第一硅层、第二牺牲层和第二硅层；通过替换工艺将所述堆叠模制结构替换为堆叠存储结构；在第二基板上形成外围元件结构；以及将所述第一基板和所述第二基板接合，使得所述外围元件结构和所述堆叠存储结构彼此面对，其中，所述缓冲层包括硅锗，并且所述缓冲层的锗浓度根据所述第一牺牲层的锗浓度和所述第二牺牲层的锗浓度而改变。
[0007]根据本专利技术构思的一些方面，提供了用于制造半导体器件的方法，所述方法包括：提供包括缓冲层和基体基板的第一基板；以及在所述缓冲层上形成包括多个单元层叠件的堆叠模制结构，其中，每个所述单元层叠件包括在垂直方向上顺序地堆叠的第一牺牲层、第一硅层、第二牺牲层和第二硅层，所述缓冲层、所述第一牺牲层和所述第二牺牲层均包括硅锗；通过确定所述堆叠模制结构的所述多个单元层叠件的数目来确定所述缓冲层的锗浓度，并且使用临界厚度曲线根据与所述多个单元层叠件的数目对应的所述多个单元层叠件
的厚度来提取所述缓冲层的所述锗浓度；以及使用所述缓冲层的所述锗浓度来确定所述第一牺牲层的锗浓度和所述第二牺牲层的锗浓度。
[0008]然而，本公开的各方面不限于本文阐述的方面。通过参考下面给出的本公开的详细描述，本公开的以上和其他方面对于本公开所属领域的普通技术人员将变得更加清楚。
附图说明
[0009]通过参照附图详细描述本公开的示例性实施例，本公开的以上以及其他方面和特征将变得更加清楚，在附图中：
[0010]图1是示出了根据一些实施例的半导体器件的单元阵列的示意性电路图。
[0011]图2至图4是用于说明根据一些实施例的半导体器件的透视图。
[0012]图5至图11分别是用于说明根据一些实施例的用于制造半导体器件的方法的图。
[0013]图12是用于说明根据一些实施例的半导体器件的图。
[0014]图13是图12的部分Q的放大图。
[0015]图14是用于说明根据一些实施例的半导体器件的图。
[0016]图15是在根据一些实施例的用于制造半导体器件的方法中参考的临界厚度曲线图。
[0017]图16是用于说明根据图15的临界厚度为最大时的点的表。
[0018]图17是用于说明根据一些实施例的用于制造半导体器件的方法的流程图。
具体实施方式
[0019]在下文中，将参照附图详细描述本公开的实施例。相同的附图标记用于附图中的相同组件，并且将不提供对其的重复说明。
[0020]图1是示出了根据一些实施例的半导体器件的单元阵列的示意性电路图。图2至图4是用于说明根据一些实施例的半导体器件的透视图。
[0021]参照图1，根据一些实施例的半导体器件的单元阵列CA可以包括多个子单元阵列SCA。子单元阵列SCA可以沿着第二方向D2布置。
[0022]每个子单元阵列SCA可以包括多条位线BL、多条字线WL和多个存储单元晶体管MCT。单个存储单元晶体管MCT可以位于单条字线WL和单条位线BL之间。
[0023]位线BL可以是从基板在垂直方向(即，第三方向D3)上延伸的导电图案(例如，金属导电线)。单个子单元阵列SCA中的位线BL可以在第一方向D1上布置。彼此相邻的位线BL可以在第一方向D1上彼此间隔开。
[0024]作为参考，第二方向D2可以与第一方向D1相交。第三方向D3可以与第一方向D1和第二方向D2相交。作为示例，第一方向D1、第二方向D2和第三方向D3可以彼此垂直，但是不限于此。此外，第一方向D1和第二方向D2可以平行于基板SUB(图2)的上表面，并且第三方向D3可以垂直于基板SUB的上表面。
[0025]字线WL可以是在第三方向D3上堆叠在基板上的导电图案(例如，金属导电线)。每条字线WL可以在第一方向D1上延伸。彼此相邻的字线BL可以在第三方向D3上彼此间隔开。
[0026]存储单元晶体管MCT的栅极可以连接到字线WL，并且存储单元晶体管MCT的第一源极/漏极可以连接到位线BL。存储单元晶体管MCT的第二源极/漏极可以连接到信息存储元
件DS。例如，信息存储元件DS可以是电容器。存储单元晶体管MCT的第二源极/漏极可以连接到电容器的下电极。
[0027]参照图1和图2，使用图1说明的多个子单元阵列SCA之一可以位于基板SUB上。
[0028]基板SUB可以是体硅或SOI(绝缘体上硅)。相比之下，基板SUB可以是硅基板，或可以包括其他材料，但不限于例如硅锗、SGOI(绝缘体上硅锗)、锑化铟、铅碲化合物、砷化铟、磷化铟、砷化镓或锑化镓。在下面的描述中，基板SUB将被描述为包括硅的基板。
[0029]包括第一层L1、第二层L2和第三层L3的堆叠结构SS可以布设在基板SUB上。堆叠结构SS的第一层L1、第二层L2和第三层L3可以在与基板SUB的上表面垂直的方向(即，第三方向D3)上彼此分开地堆叠。或者，堆叠结构SS的第一层L1、第二层L2和第三层L3可以在基板SUB的厚度方向(即，第三方向D3)上彼此分开地堆叠。
[0030]第一层L1、第二层L2和第三层L3均可以包括多个半导体图案SP、多个信息存储元件DS和栅电极GE。
[0031]半导体图案SP可以具有在第二方向D2上延伸的线形或条形。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于制造半导体器件的方法，所述方法包括：提供包括缓冲层和基体基板的第一基板；在所述缓冲层上形成包括多个单元层叠件的堆叠模制结构，每个所述单元层叠件包括在垂直方向上顺序地堆叠的第一牺牲层、第一硅层、第二牺牲层和第二硅层；以及将所述堆叠模制结构替换为堆叠存储结构，其中，所述堆叠存储结构包括替换了所述第一牺牲层和所述第二牺牲层的金属图案以及替换了所述第二硅层的绝缘图案，所述缓冲层包括硅锗，并且所述缓冲层的锗浓度根据所述第一牺牲层的锗浓度和所述第二牺牲层的锗浓度而改变。2.根据权利要求1所述的用于制造半导体器件的方法，其中，所述第一牺牲层和所述第二牺牲层包括硅锗。3.根据权利要求2所述的用于制造半导体器件的方法，其中，所述第一牺牲层的所述锗浓度和所述第二牺牲层的所述锗浓度均大于等于10％且小于等于45％。4.根据权利要求3所述的用于制造半导体器件的方法，其中，当所述缓冲层的所述锗浓度大于等于3％且小于等于3.65％时，所述第一牺牲层的所述锗浓度和所述第二牺牲层的所述锗浓度均大于等于10％且小于等于15％。5.根据权利要求3所述的用于制造半导体器件的方法，其中，当所述缓冲层的所述锗浓度大于等于3.65％且小于等于5％时，所述第一牺牲层的所述锗浓度和所述第二牺牲层的所述锗浓度均大于等于15％且小于等于20％。6.根据权利要求3所述的用于制造半导体器件的方法，其中，当所述缓冲层的所述锗浓度大于等于5％且小于等于6％时，所述第一牺牲层的所述锗浓度和所述第二牺牲层的所述锗浓度均大于等于20％且小于等于25％。7.根据权利要求3所述的用于制造半导体器件的方法，其中，当所述缓冲层的所述锗浓度大于等于6％且小于等于10％时，所述第一牺牲层的所述锗浓度和所述第二牺牲层的所述锗浓度均大于等于25％且小于等于45％。8.根据权利要求2所述的用于制造半导体器件的方法，其中，所述第一牺牲层的所述锗浓度等于所述第二牺牲层的所述锗浓度。9.根据权利要求1所述的用于制造半导体器件的方法，所述方法还包括：形成连接到所述第一硅层的第一侧并在与所述基体基板的上表面垂直的第一方向上延伸的位线；以及形成连接到所述第一硅层的与所述第一侧相对的第二侧的信息存储元件，其中，所述信息存储元件包括下电极、电容器电介质膜和上电极。10.根据权利要求9所述的用于制造半导体器件的方法，所述方法还包括：沿着所述信息存储元件与所述第一硅层的所述第二侧之间的边界形成硅化物图案。11.根据权利要求9所述的用于制造半导体器件的方法，其中，所述金属图案包括位于所述第一硅层的第一表面上的上金属图案和位于所述第一硅层的与所述第一表面相对的第二表面上的下金属图案。12.根据权利要求9所述的用于制造半导体器件的方法，其中，所述绝缘图案在与所述
...

【专利技术属性】
技术研发人员：洪思焕，金钟明，方铭振，李公洙，崔韩梅，安皓均，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：