半导体结构及其制作方法、存储器系统技术方案

本公开实施例公开了一种半导体结构及其制作方法、存储器系统，所述方法包括：提供第一绝缘层，所述第一绝缘层中形成有至少一个第一材料柱；去除所述第一绝缘层，暴露出所述第一材料柱的侧壁；对所述第一材料柱的侧壁进行刻蚀处理，形成第二材料柱；所述第二材料柱在第一方向上的宽度小于所述第一材料柱在所述第一方向上的宽度；所述第一方向与所述第一材料柱的延伸方向垂直；形成介质层以及第一电极；所述介质层覆盖所述第二材料柱的侧壁，所述第一电极覆盖所述介质层的侧壁；利用所述第二材料柱形成第二电极。料柱形成第二电极。料柱形成第二电极。

【技术实现步骤摘要】
半导体结构及其制作方法、存储器系统


[0001]本公开涉及半导体
，具体地，涉及一种半导体结构及其制作方法、存储器系统。

技术介绍

[0002]动态随机存取存储器(DRAM，Dynamic Random Access Memory)的存储阵列架构是由包括一个晶体管和一个电容器的存储单元(即1T1C的存储单元)组成的阵列。晶体管的栅极与字线相连，漏极与位线相连，源极与电容器相连。
[0003]随着动态随机存取存储器的尺寸不断缩小，电容器的尺寸也随之缩小。如何保证动态随机存取存储器中电容器的性能，成为亟待解决的问题。
[0004]公开内容
[0005]有鉴于此，本公开实施例提出一种半导体结构及其制作方法。
[0006]根据本公开的一个方面，提供了一种半导体结构的制作方法，包括：
[0007]提供第一绝缘层，所述第一绝缘层中形成有至少一个第一材料柱；
[0008]去除所述第一绝缘层，暴露出所述第一材料柱的侧壁；
[0009]对所述第一材料柱的侧壁进行刻蚀处理，形成第二材料柱；所述第二材料柱在第一方向上的宽度小于所述第一材料柱在所述第一方向上的宽度；所述第一方向与所述第一材料柱的延伸方向垂直；
[0010]形成介质层以及第一电极；所述介质层覆盖所述第二材料柱的侧壁，所述第一电极覆盖所述介质层的侧壁；
[0011]利用所述第二材料柱形成第二电极。
[0012]上述方案中，所述第一材料柱的材料包括导电材料；
[0013]所述利用所述第二材料柱形成第二电极，包括：
[0014]所述第二材料柱直接构成所述第二电极。
[0015]上述方案中，所述第一材料柱的材料包括牺牲材料；
[0016]所述利用所述第二材料柱形成第二电极，包括：
[0017]在形成介质层以及第一电极之后，去除所述第二材料柱，形成第一凹槽；
[0018]在所述第一凹槽中填充导电材料，形成第二电极。
[0019]上述方案中，所述第二材料柱的深宽比大于第一预设值，所述第一材料柱的深宽比小于第二预设值。
[0020]上述方案中，所述第一预设值和所述第二预设值均为50：1。
[0021]上述方案中，所述第一预设值为50：1，所述第二预设值为40：1。
[0022]上述方案中，所述对所述第一材料柱的侧壁进行刻蚀处理，包括：
[0023]利用原子层刻蚀工艺(ALE，Atomic Layer Etch)，对所述第一材料柱的侧壁进行刻蚀处理。
[0024]上述方案中，所述方法还包括：
[0025]在形成第一电极之后，形成覆盖所述第一电极的第二绝缘层。
[0026]上述方案中，所述第一材料柱的数量包括多个，形成的第二电极的数量包括多个；所述方法还包括：
[0027]形成多个晶体管单元；所述晶体管单元与所述第二电极耦接。
[0028]上述方案中，所述形成晶体管单元包括：
[0029]提供半导体层，所述半导体层与所述第一绝缘层层叠设置；
[0030]在所述半导体层中形成沿第二方向呈对称分布的第一晶体管和第二晶体管；所述第一晶体管和第二晶体管均包括源极、漏极、沟道区、栅极以及栅极氧化层，所述第一晶体管和第二晶体管的沟道区的延伸方向垂直于第二方向，且所述第一晶体管和第二晶体管共用源极或漏极；所述第二方向与所述第一材料柱的延伸方向平行；所述第二电极与所述晶体管单元的源极和漏极中的一个耦接。
[0031]上述方案中，所述方法还包括：
[0032]形成多条位线；所述位线与所述晶体管单元的源极和漏极中的另一个耦接。
[0033]上述方案中，所述半导体结构包括动态随机存取存储器。
[0034]根据本公开的另一个方面，提供了一种半导体结构，采用如上述方案中任一方案所述的方法形成。
[0035]根据本公开的再一方面，提供了一种存储器系统，包括：
[0036]一个或多个如上述方案中所述的半导体结构；以及
[0037]存储器控制器，其与所述半导体结构耦接并控制所述半导体结构。
[0038]本公开实施例提供了一种半导体结构及其制作方法，所述半导体结构的制作方法包括：提供第一绝缘层，所述第一绝缘层中形成有至少一个第一材料柱；去除所述第一绝缘层，暴露出所述第一材料柱的侧壁；对所述第一材料柱的侧壁进行刻蚀处理，形成第二材料柱；所述第二材料柱在第一方向上的宽度小于所述第一材料柱在所述第一方向上的宽度；所述第一方向与所述第一材料柱的延伸方向垂直；形成介质层以及第一电极；所述介质层覆盖所述第二材料柱的侧壁，所述第一电极覆盖所述介质层的侧壁；利用所述第二材料柱形成第二电极。本公开实施例中，先在第一绝缘层中形成在第一方向的宽度较宽的第一材料柱，去除第一绝缘层后，再对第一材料柱的侧壁进行刻蚀处理后，形成在第一方向的宽度小于第一材料柱的第二材料柱，并利用第二材料柱形成第二电极，从而可以改善直接在第一绝缘层中形成在第一方向宽度较小的第二材料柱时，刻蚀难度较大的问题。
附图说明
[0039]图1为本公开实施例中提供的一种DRAM晶体管的电路连接示意图；
[0040]图2
‑
图5为本公开实施例提供的一种半导体结构的制造过程的剖面示意图；
[0041]图6
‑
图7为本公开实施例提供的另一种半导体结构的制造过程的剖面示意图；
[0042]图8为本公开实施例提供的半导体结构的制造方法的流程示意图；
[0043]图9
‑
图16为本公开实施例提供的再一种半导体结构的制造过程的剖面示意图。
具体实施方式
[0044]为使本公开实施例的技术方案和优点更加清楚，下面将结合附图和实施例对本公
开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
[0045]在下列段落中参照附图以举例方式更具体的描述本公开。根据下面说明和权利要求书，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。
[0046]可以理解的是，本公开中的“在
……
上”、“在
……
之上”和“在
……
上方”的含义应当以最宽方式被解读，以使得“在
……
上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
[0047]此外，为了便于描述，可以在本文中使用诸如“在
……
上”、“在
……
之上”、“在
……
上方”、“上”“上部”等本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，所述方法包括：提供第一绝缘层，所述第一绝缘层中形成有至少一个第一材料柱；去除所述第一绝缘层，暴露出所述第一材料柱的侧壁；对所述第一材料柱的侧壁进行刻蚀处理，形成第二材料柱；所述第二材料柱在第一方向上的宽度小于所述第一材料柱在所述第一方向上的宽度；所述第一方向与所述第一材料柱的延伸方向垂直；形成介质层以及第一电极；所述介质层覆盖所述第二材料柱的侧壁，所述第一电极覆盖所述介质层的侧壁；利用所述第二材料柱形成第二电极。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一材料柱的材料包括导电材料；所述利用所述第二材料柱形成第二电极，包括：所述第二材料柱直接构成所述第二电极。3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一材料柱的材料包括牺牲材料；所述利用所述第二材料柱形成第二电极，包括：在形成介质层以及第一电极之后，去除所述第二材料柱，形成第一凹槽；在所述第一凹槽中填充导电材料，形成所述第二电极。4.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第二材料柱的深宽比大于第一预设值，所述第一材料柱的深宽比小于第二预设值。5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述第一预设值和所述第二预设值均为50：1。6.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述第一预设值为50：1，所述第二预设值为40：1。7.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述对所述第一材料柱的侧壁进行刻蚀处理，包括：利用原子层刻蚀工艺，对...

【专利技术属性】
技术研发人员：颜丙杰，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：