用于半导体装置的共享竖直数字线制造方法及图纸

本公开涉及用于半导体装置的共享竖直数字线。提供用于具有水平定向存取装置和存取线以及共享竖直定向数字线的竖直堆叠存储器单元阵列的系统、方法和设备。所述存取装置具有通过沟道区分离的第一源极/漏极区和第二源极漏极区，以及与所述沟道区相对的栅极。水平定向存取线耦合到所述栅极并通过栅极电介质与沟道区分离。所述存储器单元具有耦合到所述水平定向存取装置的所述第二源极/漏极区的水平定向存储节点。所述共享竖直定向数字线在两个相邻水平存取装置之间共享，并且耦合到所述两个相邻水平定向存取装置的所述第一源极/漏极区。区。区。

【技术实现步骤摘要】
用于半导体装置的共享竖直数字线


[0001]本公开大体上涉及存储器装置，且更具体地，涉及用于半导体装置的共享竖直数字线。

技术介绍

[0002]存储器通常实施于例如计算机、蜂窝电话、手持式装置等的电子系统中。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可需要电力来维持其数据，且可包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)和同步动态随机存取存储器(SDRAM)。非易失性存储器可通过在未供电时保持所存储数据来提供持久性数据，且可包含NAND快闪存储器、NOR快闪存储器、氮化物只读存储器(NROM)、相变存储器(例如，相变随机存取存储器)、电阻式存储器(例如，电阻式随机存取存储器)、交叉点存储器、铁电随机存取存储器(FeRAM)等。
[0003]随着设计规则缩减，可用于制造包含DRAM阵列的存储器的半导体空间越来越少。用于DRAM的相应存储器单元可包含具有通过沟道区分隔开的第一和第二源极/漏极区的存取装置，例如晶体管。栅极可与沟道区相对且通过栅极电介质与沟道区分离。例如字线的存取线电连接到DRAM单元的栅极。DRAM单元可包含通过存取装置耦合到共享数字线的存储节点，例如电容器单元。存取装置可通过耦合到存取晶体管的存取线激活(例如，以选择单元)。电容器可存储对应于相应单元的数据值(例如逻辑“1”或“0”)的电荷。

技术实现思路

[0004]本公开的方面提供一种用于形成竖直堆叠存储器单元阵列的方法，所述竖直堆叠存储器单元阵列具有水平定向存取装置和存取线以及共享竖直定向数字线，所述方法包括：穿过第一电介质材料、具有第一类型掺杂剂的第一半导体材料和第二电介质材料的重复迭代的竖直堆叠形成具有第一水平方向轴和第二水平方向轴的多个第一竖直开口，所述第一竖直开口主要在所述第二水平方向轴上延伸以形成在所述堆叠中具有第一竖直侧壁的细长的竖直柱列；在所述多个第一竖直开口中沉积第三电介质材料；形成第二竖直开口，其穿过所述竖直堆叠且主要在所述第一水平方向轴上延伸以暴露邻近所述第一半导体材料的第一区的第二竖直侧壁；在所述第二水平方向轴上选择性蚀刻所述第二电介质材料以形成多个第一水平开口；去除在所述第一水平开口之间填充于所述多个第一竖直开口中的所述第三电介质材料的一部分，以形成在所述第一水平方向轴上延伸的连续第二水平开口；在所述连续第二水平开口中，在栅极电介质材料上沉积在所述多个第一水平开口中凹回的导电栅极材料，以形成与所述半导体材料的沟道区相对的水平定向存取线；以及形成多个第三竖直开口以在其中在所述第二竖直开口内沉积具有第二类型掺杂剂的第二半导电材料，以形成所述共享竖直定向数字线。
[0005]本公开的另一方面提供一种用于形成竖直堆叠存储器单元阵列的方法，所述竖直堆叠存储器单元阵列具有水平定向存取装置和存取线以及共享竖直定向数字线，所述方法
包括：穿过第一电介质材料、第一半导体材料和第二电介质材料的重复迭代的竖直堆叠形成具有第一水平方向轴和第二水平方向轴的多个第一竖直开口，所述第一竖直开口主要在所述第二水平方向轴上延伸以形成在所述堆叠中具有第一竖直侧壁的细长的竖直柱列；用第三电介质材料填充所述多个第一竖直开口；形成第二竖直开口，其穿过所述竖直堆叠且主要在所述第一水平方向轴上延伸以暴露邻近所述第一半导体材料的第一区的第二竖直侧壁；在所述第二水平方向轴上选择性蚀刻所述第二电介质材料，以形成在所述堆叠中竖直和水平分离且由所述第三电介质材料水平分离的多个第一水平开口；去除在所述第二水平方向轴上延伸的所述第一水平开口的横向之间填充于所述多个第一竖直开口中的所述第三电介质材料的一部分，以形成在所述第一水平方向轴上延伸的连续第二水平开口；在所述连续第二水平开口中，在栅极电介质材料上沉积凹回的导电材料，以形成与所述半导体材料的沟道区相对的水平定向存取线；邻近所述水平定向存取线沉积第四电介质材料，以将所述多个第一水平开口填充到所述第二竖直开口；在第三竖直开口内沉积具有第二类型掺杂剂的多晶硅材料，以形成共享竖直定向数字线；以及对所述多晶硅材料进行退火以使所述第二类型掺杂剂向外扩散到所述第一半导体材料中，从而形成所述水平定向存取装置的第一源极/漏极区。
[0006]本公开的另一方面提供一种存储器装置，其包括：竖直堆叠存储器单元阵列，所述阵列具有水平定向存取装置和存取线以及共享竖直定向数字线，所述阵列包括：水平定向存取装置，其具有通过沟道区分离的第一源极/漏极区和第二源极/漏极区，以及与所述沟道区相对的栅极，并通过栅极电介质与所述沟道区分离；水平定向存取线，其耦合到所述栅极且通过所述栅极电介质与所述沟道区分离；水平定向存储节点，其电耦合到所述水平定向存取装置的所述第二源极/漏极区；以及竖直定向数字线，其在两个相对方向上在所述水平存取装置中的两者之间共享，电耦合到所述两个水平定向存取装置的所述第一源极/漏极区。
附图说明
[0007]图1是根据本公开的多个实施例的竖直三维(3D)存储器的示意图。
[0008]图2是示出根据本公开的多个实施例的用于半导体装置的共享竖直数字线的一部分的透视图。
[0009]图3A
‑
3B示出根据本公开的多个实施例的用于半导体装置的共享竖直数字线的一部分。
[0010]图4是根据本公开的多个实施例在用于形成竖直堆叠存储器单元阵列的半导体制造工艺的多个阶段，形成具有用于半导体装置的共享竖直数字线以及水平定向存取线的竖直堆叠存储器单元阵列的横截面图。
[0011]图5A
‑
5B示出根据本公开的多个实施例在半导体制造工艺的一个阶段用于形成具有用于半导体装置的共享竖直数字线以及水平定向存取线的竖直堆叠存储器单元阵列的实例方法。
[0012]图6A至6E示出根据本公开的多个实施例在半导体制造工艺的另一阶段用于形成具有用于半导体装置的共享竖直数字线以及水平定向存取线的竖直堆叠存储器单元阵列的实例方法。
[0013]图7A至7E示出根据本公开的多个实施例在半导体制造工艺的另一阶段用于形成具有用于半导体装置的共享竖直数字线以及水平定向存取线的竖直堆叠存储器单元阵列的实例方法。
[0014]图8A至8E示出根据本公开的多个实施例在半导体制造工艺的另一阶段用于形成具有用于半导体装置的共享竖直数字线以及水平定向存取线的竖直堆叠存储器单元阵列的实例方法。
[0015]图9A至9E示出根据本公开的多个实施例在半导体制造工艺的另一阶段用于形成具有用于半导体装置的共享竖直数字线以及水平定向存取线的竖直堆叠存储器单元阵列的实例方法。
[0016]图10A至10E示出根据本公开的多个实施例在半导体制造工艺的另一阶段用于形成具有用于半导体装置的共享竖直数字线以及水平定向存取线的竖直堆叠存储器单元阵列的实例方法。
[0017]图11A至11E示出根据本公开的多个实施例在半导体制造工艺的另一阶段用于形成具有用于半导体装置的共享竖直数字线以及水平定向存取线的竖直堆叠存储器单本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于形成竖直堆叠存储器单元阵列的方法，所述竖直堆叠存储器单元阵列具有水平定向存取装置和存取线以及共享竖直定向数字线，所述方法包括：穿过第一电介质材料(430、530、630、730、830、930、1030、1130、1230、1330)、具有第一类型掺杂剂的第一半导体材料(432、532、632、732、832、932、1032、1132、1232、1332)和第二电介质材料(433、533、633、733、833、933、1033、1133、1233、1333)的重复迭代的竖直堆叠形成具有第一水平方向轴(509、609、709、809、909、1009、1109、1209、1309)和第二水平方向轴(505、605、705、805、905、1005、1105、1205、1305)的多个第一竖直开口，所述第一竖直开口主要在所述第二水平方向轴上延伸以形成在所述堆叠中具有第一竖直侧壁的细长的竖直柱列；在所述多个第一竖直开口中沉积第三电介质材料(539、639、739、839、939、1039、1139、1239)；形成第二竖直开口(670、770、870、970)，其穿过所述竖直堆叠且主要在所述第一水平方向轴上延伸以暴露邻近所述第一半导体材料的第一区的第二竖直侧壁；在所述第二水平方向轴上选择性蚀刻所述第二电介质材料以形成多个第一水平开口(673、773、873、973)；去除在所述第一水平开口之间填充于所述多个第一竖直开口中的所述第三电介质材料的一部分，以形成在所述第一水平方向轴上延伸的连续第二水平开口；在所述连续第二水平开口中，在栅极电介质材料(304、738、838、938、1038、1138、1238、1338)上沉积在所述多个第一水平开口中凹回的导电栅极材料(677、777、877、977、1077、1177、1277、1377)，以形成与所述半导体材料的沟道区(225、325)相对的水平定向存取线(107、207、307)；以及形成多个第三竖直开口(1072、1172、1272、1372)以在其中在所述第二竖直开口内沉积具有第二类型掺杂剂的第二半导电材料(1041、1141、1241、1341)，以形成所述共享竖直定向数字线。2.根据权利要求1所述的方法，其进一步包括并行地沿着所述第二水平方向轴在两个相反方向上选择性蚀刻所述第二电介质材料，以在相反方向上形成多个第一水平开口，并形成共享竖直定向数字线以与形成的第一源极/漏极区(221、321、1075、1175、1275)直接电接触的两个邻近水平存取装置。3.根据权利要求2所述的方法，其进一步包括将多路复用器耦合到所述共享竖直定向数字线以在所述两个邻近水平存取装置之间进行选择。4.根据权利要求1所述的方法，其进一步包括沉积钨(W)材料作为所述第二半导电材料以形成竖直定向数字线。5.根据权利要求1所述的方法，其进一步包括：在所述第一半导体材料的顶部表面中气相掺杂掺杂剂，以形成水平邻近所述沟道区的所述第一源极/漏极区；以及在所述连续第二水平开口中邻近所述导电栅极材料和所述栅极电介质材料沉积第四电介质材料(974、1074、1174、1274)。6.根据权利要求1所述的方法，其进一步包括：邻近所述第一半导体材料的第二区形成第四竖直开口(1251、1351)，以暴露所述竖直
堆叠中的第三竖直侧壁；在所述第二水平方向轴上选择性蚀刻所述第一半导体材料以在所述第二区中形成多个第三水平开口；从所述第三水平开口在所述第一半导体材料的侧表面中气相掺杂掺杂剂，以形成水平邻近所述沟道区的第二源极/漏极区(223、323、1278)；以及沉积水平定向电容器单元，其具有与所述第二源极/漏极区电接触而形成的底部电极(1361)。7.根据权利要求1所述的方法，其中选择性蚀刻所述第二电介质材料包括从所述第二竖直开口向后去除所述第二电介质材料达大致五十(50)至一百五十(150)纳米(nm)范围内的第一距离(DIST 1)(676、776)。8.根据权利要求1所述的方法，其进一步包括使用原子层蚀刻(ALE)工艺将所述导电栅极材料和所述栅极电介质材料选择性凹陷第二距离(DIST 2)回到在所述第一水平方向轴上延伸的所述连续第二水平开口中。9.根据权利要求1所述的方法，其进一步包括以竖直重复迭代的方式沉积氧化物材料层作为所述第一电介质材料、低掺杂p型(p
‑
)多晶硅层作为所述第一半导体材料以及氮化硅(SiN)材料层作为所述第二电介质材料，以形成所述竖直堆叠。10.一种用于形成竖直堆叠存储器单元阵列的方法，所述...

【专利技术属性】
技术研发人员：何源，郭松，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：