半导体结构的制造方法技术

本公开提供一种半导体结构的制造方法，包括：形成贯穿叠层结构的多个电容孔，叠层结构包括交替设置的第二牺牲层、第二支撑层、第一牺牲层和第一支撑层；形成包括随形覆盖电容孔表面的第一导电材料段及覆盖叠层结构顶面的第二导电材料段的导电材料层；在导电材料层上形成具有多个开口的硬掩模层，以硬掩模层为掩模对导电材料层和第一支撑层进行刻蚀，以将开口转移至第一牺牲层上，并去除剩余的硬掩模层；沿开口去除第一牺牲层；沿开口对导电材料层和第二支撑层进行刻蚀，以将开口继续转移至第二牺牲层上；去除剩余的第二导电材料段；沿开口去除第二牺牲层，剩余的第一导电材料段形成为底部电极，剩余的第一支撑层和第二支撑层支撑底部电极。支撑底部电极。支撑底部电极。

【技术实现步骤摘要】
半导体结构的制造方法


[0001]本公开涉及半导体
，具体而言，涉及一种半导体结构的制造方法。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，DRAM)需要在器件结构中设置存储器电容，存储器电容受晶体管控制，通过存储电荷的方式保存数据。在制作存储器电容时，
[0003]但是，随着动态随机存储器的尺寸不断缩小、集成度不断提高，持续开发更高的深宽比的电容矩阵，提高电容的存储和减少短路故障，制备这些电容矩阵时，需要考虑控制电容矩阵的表面形貌缺陷。
[0004]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

[0005]本公开实施例的目的在于提供一种半导体结构的制造方法，改善了电容表面的形貌缺陷。
[0006]本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
[0007]根据本公开实施例的一个方面，提供了一种半导体结构的制造方法，该制造方法包括：
[0008]提供衬底，所述衬底包括阵列区域，在所述阵列区域上形成叠层结构，形成贯穿所述叠层结构的多个电容孔，所述叠层结构在背离所述衬底的方向上包括交替设置的第二牺牲层、第二支撑层、第一牺牲层和第一支撑层；
[0009]形成导电材料层，所述导电材料包括随形覆盖所述电容孔表面的第一导电材料段，以及覆盖所述叠层结构顶面的第二导电材料段；
[0010]在所述导电材料层背离所述衬底的一侧形成硬掩模层，所述硬掩模层中具有多个开口，各所述开口暴露出部分所述第二导电材料段；
[0011]以所述硬掩模层为掩模，对所述导电材料层和所述第一支撑层进行刻蚀，以将所述开口转移至所述第一牺牲层上，并去除剩余的所述硬掩模层；
[0012]沿所述开口去除所述第一牺牲层；
[0013]沿所述开口对所述导电材料层和所述第二支撑层进行刻蚀，以将所述开口继续转移至所述第二牺牲层上；
[0014]去除剩余的所述第二导电材料段；
[0015]沿所述开口去除所述第二牺牲层，剩余的所述第一导电材料段形成为底部电极，剩余的第一支撑层和所述第二支撑层支撑所述底部电极。
[0016]在本公开的一种示例性实施例中，以所述硬掩模层为掩模，通过第一干法刻蚀制
程对所述导电材料层和所述第一支撑层进行刻蚀，其中，所述第一干法刻蚀制程的刻蚀气体包括Cl2、SF6、CF4、C2F2中的至少一种。
[0017]在本公开的一种示例性实施例中，通过无掩模的第二干法刻蚀制程，沿所述开口对所述导电材料层和所述第二支撑层进行刻蚀，以将所述开口继续转移至所述第二牺牲层上，其中，所述第二干法刻蚀制程中，对所述导电材料层的刻蚀速率小于对所述第二支撑层的刻蚀速率。
[0018]在本公开的一种示例性实施例中，所述第二干法刻蚀制程中的刻蚀气体包括刻蚀气体包括Cl2、N2、O2、Ar，所述Cl2、N2、O2、Ar的比例为(0～20)：(0～1)(0.1～2)：(0～10)。
[0019]在本公开的一种示例性实施例中，所述第二干法刻蚀制程中源功率和所述偏置功率的比例为1：(0.1～0.5)。
[0020]在本公开的一种示例性实施例中，所述第二干法刻蚀制程中卡盘温度为10℃
‑
30℃，刻蚀时间150s
‑
250s，以及刻蚀压力为5mTorr
‑
20mTorr。
[0021]在本公开的一种示例性实施例中，去除剩余的所述第二导电材料段后，还包括去除部分所述第一导电材料段，其中，通过无掩模的第三干法刻蚀制程，去除剩余的所述第二导电材料段，所述第三干法刻蚀制程中，对所述导电材料层的刻蚀速率大于对所述第一支撑层的刻蚀速率。
[0022]在本公开的一种示例性实施例中，所述第三干法刻蚀制程中的刻蚀气体包括Cl2、N2、O2、Ar，所述Cl2、N2、O2、Ar的比例为(1～10)：(0.1～2)：(0～0.1)：(20～50)。
[0023]在本公开的一种示例性实施例中，所述第三干法刻蚀制程中源功率和所述偏置功率的比例为1：(0.01～0.3)。
[0024]在本公开的一种示例性实施例中，所述第三干法刻蚀制程中卡盘温度20℃
‑
50℃，刻蚀时间10s
‑
60s，以及刻蚀压力为5mTorr
‑
20mTorr。
[0025]在本公开的一种示例性实施例中，沿所述开口对所述导电材料层和所述第二支撑层进行刻蚀，以将所述开口继续转移至所述第二牺牲层上之后，所述制造方法还包括：
[0026]使用氮气或者惰性气体进行吹扫。
[0027]在本公开的一种示例性实施例中，吹扫的流量为100sccm
‑
300sccm。
[0028]在本公开的一种示例性实施例中，吹扫过程中的源功率和偏置功率的比例为1：(0.01～0.1)。
[0029]在本公开的一种示例性实施例中，沿所述开口对所述导电材料层和所述第二支撑层进行刻蚀，以将所述开口继续转移至所述第二牺牲层上的同时，去除剩余的所述第二导电材料段。
[0030]在本公开的一种示例性实施例中，所述制造方法还包括：
[0031]形成随形覆盖所述底部电极表面的介电层；
[0032]形成覆盖所述介电层表面的顶部电极。
[0033]本公开提供的半导体结构的制造方法，首先，在随形覆盖电容孔表面的第一导电材料段，以及覆盖叠层结构顶面的第二导电材料段后，直接在导电材料层背离衬底的一侧形成了硬掩模层，未去除位于叠层结构顶面上的第二导电材料段，减少了一道制程，节约了制造成本；其次，在后续去除第一牺牲层、部分第二支撑层以及第二牺牲层时，第一支撑层的表面被第二导电材料段覆盖，第二导电材料段形成了第一支撑层的保护层，改善了在刻
蚀过程中对第一支撑层表面形貌的损害，减少对第一支撑层的损耗，进而提高对高深宽比电容的支撑力；此外，本公开实施例可以控制调控位于电容孔内第一导电材料段和所述第一支撑层之间的高度差的高度，从而有效地调控电容矩阵的表面形貌，避免了构成底部电极的第一导电材料段高于第一支撑层时，随着电容孔洞直径减小，出现坍塌而导致电容短路等情况出现。
[0034]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
[0035]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
[0036]图1为本公开的一种实施例提供的半导体结构的制造方法的流程图；
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：提供衬底，所述衬底包括阵列区域，在所述阵列区域上形成叠层结构，形成贯穿所述叠层结构的多个电容孔，所述叠层结构在背离所述衬底的方向上包括交替设置的第二牺牲层、第二支撑层、第一牺牲层和第一支撑层；形成导电材料层，所述导电材料包括随形覆盖所述电容孔表面的第一导电材料段，以及覆盖所述叠层结构顶面的第二导电材料段；在所述导电材料层背离所述衬底的一侧形成硬掩模层，所述硬掩模层中具有多个开口，各所述开口暴露出部分所述第二导电材料段；以所述硬掩模层为掩模，对所述导电材料层和所述第一支撑层进行刻蚀，以将所述开口转移至所述第一牺牲层上，并去除剩余的所述硬掩模层；沿所述开口去除所述第一牺牲层；沿所述开口对所述导电材料层和所述第二支撑层进行刻蚀，以将所述开口继续转移至所述第二牺牲层上；去除剩余的所述第二导电材料段；沿所述开口去除所述第二牺牲层，剩余的所述第一导电材料段形成为底部电极，剩余的第一支撑层和所述第二支撑层支撑所述底部电极。2.根据权利要求1所述的制造方法，其特征在于，以所述硬掩模层为掩模，通过第一干法刻蚀制程对所述导电材料层和所述第一支撑层进行刻蚀，其中，所述第一干法刻蚀制程的刻蚀气体包括Cl2、SF6、CF4、C2F2中的至少一种。3.根据权利要求1所述的制造方法，其特征在于，通过无掩模的第二干法刻蚀制程，沿所述开口对所述导电材料层和所述第二支撑层进行刻蚀，以将所述开口继续转移至所述第二牺牲层上，其中，所述第二干法刻蚀制程中，对所述导电材料层的刻蚀速率小于对所述第二支撑层的刻蚀速率。4.根据权利要求3所述的制造方法，其特征在于，所述第二干法刻蚀制程中的刻蚀气体包括Cl2、N2、O2、Ar，所述Cl2、N2、O2、Ar的比例为(0～20)：(0～1)(0.1～2)：(0～10)。5.根据权利要求3所述的制造方法，其特征在于，所述第二干法刻蚀制程中源功率和偏置功率的比例为1：(0.1～0.5)。6.根据权利要求3所述的制造方法，其特征在于，所述第二干法刻蚀制程中卡盘温度为10℃
‑
30℃，刻...

【专利技术属性】
技术研发人员：邵波，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：