【技术实现步骤摘要】
本公开涉及半导体，尤其涉及一种时序信号发生器、方法及存储器。
技术介绍
1、随着闪存技术的不断发展，数据传输速率开始采用双数据速率(double datarate，ddr)方式传输，ddr方式采用选通信号(data strobe signal，dqs)的上升沿和下降沿进行数据信号的采样，因此需要对被采样的数据信号和选通信号进行一定的延时调整，使得选通信号的上升沿和下降沿处于数据信号的有效范围内。
2、以动态随机存取存储器(dynamic random access memory，dram)为例，dram的写入和读取需要经历多个过程，这些过程需要一系列具有特定时序关系的内部命令进行控制。但是目前的技术并无法保证不同命令之间的时间间隔满足时序要求，影响了存储器的性能。
技术实现思路
1、本公开提供了一种时序信号发生器、方法及存储器。
2、本公开的技术方案是这样实现的：
3、第一方面，本公开实施例提供了一种时序信号发生器，包括：
4、延时链模块，配置为接收第一命令信号和第二命令信号；对所述第一命令信号进行延迟以产生第一边沿时间戳信号，对所述第二命令信号进行延迟以产生第二边沿时间戳信号；
5、信号发生器，配置为接收所述第一边沿时间戳信号和所述第二边沿时间戳信号；利用所述第一边沿时间戳信号和所述第二边沿时间戳信号，产生并输出目标脉冲信号；其中，所述目标脉冲信号的脉冲前沿是根据所述第一边沿时间戳信号产生的，所述目标脉冲信号的脉冲后沿是
6、在一些实施例中，所述延时链模块包括第一延时链和第二延时链，其中：
7、所述第一延时链，配置为接收所述第一命令信号，对所述第一命令信号进行延迟处理，产生多个第一延迟信号；其中，不同的所述第一延迟信号相对于所述第一命令信号的延迟不同，且所述第一边沿时间戳信号是指其中一个所述第一延迟信号；
8、所述第二延时链，配置为接收所述第二命令信号，对所述第二命令信号进行延迟处理，产生多个第二延迟信号；其中，不同的所述第二延迟信号相对于所述第二命令信号的延迟不同，且所述第二边沿时间戳信号是指其中一个所述第二延迟信号。
9、在一些实施例中，所述延时链模块还包括第一选择模块和第二选择模块，其中：
10、所述第一选择模块，配置为接收第一选择信号和多个所述第一延迟信号，基于所述第一选择信号选择对应的所述第一延迟信号输出为所述第一边沿时间戳信号；
11、第二选择模块，配置为接收第二选择信号和多个所述第二延迟信号，基于所述第二选择信号选择对应的所述第二延迟信号输出为所述第二边沿时间戳信号。
12、在一些实施例中，
13、所述信号发生器，具体配置为在所述第一边沿时间戳信号的第一电平变化沿，产生所述目标脉冲信号的脉冲前沿；在所述第二边沿时间戳信号的第二电平变化沿，产生所述目标脉冲信号的脉冲后沿；
14、其中，所述第一电平变化沿是指上升沿或下降沿，所述第二电平变化沿是指上升沿或下降沿；
15、所述脉冲前沿是指上升沿且所述脉冲后沿是指下降沿；或者，所述脉冲前沿是指下降沿且所述脉冲后沿是指上升沿。
16、在一些实施例中，在所述第一电平变化沿和所述第二电平变化沿均是指上升沿，所述脉冲前沿是指上升沿且所述脉冲后沿是指下降沿的情况下，所述信号发生器包括锁存器：
17、所述锁存器的置位端接收所述第一边沿时间戳信号，所述锁存器的复位端接收所述第二边沿时间戳信号，所述锁存器的输出端输出所述目标脉冲信号。
18、在一些实施例中，在所述第一电平变化沿和所述第二电平变化沿均是指上升沿，所述脉冲前沿是指上升沿且所述脉冲后沿是指下降沿的情况下，所述信号发生器包括触发器：
19、所述触发器的输入端接高电平，所述触发器的时钟端接收所述第一边沿时间戳信号，所述触发器的复位端接收所述第二边沿时间戳信号，所述触发器的输出端输出所述目标脉冲信号。
20、在一些实施例中，在所述第一电平变化沿和所述第二电平变化沿均是指上升沿，所述脉冲前沿是指上升沿且所述脉冲后沿是指下降沿的情况下，所述信号发生器包括信号处理模块和锁存模块，其中：
21、所述信号处理模块的输入端用于接收所述第二边沿时间戳信号和所述第一边沿时间戳信号，对所述第二边沿时间戳信号和所述第一边沿时间戳信号进行逻辑处理，输出所述目标脉冲信号；
22、所述锁存模块的输入端与所述信号处理模块的输出端连接，用于对所述目标脉冲信号进行锁存。
23、在一些实施例中，所述信号处理模块包括第一延时单元、第二反相器、第一开关管、第二开关管、第二延时单元、第二第三反相器、第三开关管、第四开关管和第四反相器，其中：
24、所述第一延时单元的输入端和所述第二开关管的控制端接收所述第二边沿时间戳信号，所述第一延时单元的输出端和所述第二反相器的输入端连接，所述第二反相器的输出端和所述第一开关管的控制端连接，所述第一开关管的第二端和所述第二开关管的第一端连接，所述第一开关管的第一端接收电源信号；
25、所述第二延时单元的输入端和所述第三开关管的控制端接收所述第一边沿时间戳信号，所述第三开关管的第二端和所述第二开关管的第二端连接，所述第二延时单元的输出端和所述第三反相器的输入端连接，所述第三反相器的输出端和所述第四开关管的控制端连接，所述第四开关管的第二端和所述第三开关管的第一端连接，所述第四开关管的第一端接收地信号，所述第四反相器的输入端和所述第二开关管的第二端、所述第三开关管的第二端连接，所述第四反相器的输出端输出所述目标脉冲信号。
26、在一些实施例中，所述锁存模块包括第五开关管和第六开关管，其中：
27、所述第五开关管的第二端和所述第四反相器的输入端连接，所述第五开关管的第一端接收电源信号，所述第六开关管的第二端和所述第五开关管的第二端连接，所述第六开关管的一端接收地信号，所述第五开关管的控制端和所述第六开关管的控制端连接作为所述信号发生器的输出端，输出所述目标脉冲信号。
28、在一些实施例中，所述第一延时链包括n个延时单元和n个驱动单元，所述第二延时链包括m个第二延时单元和m个第二驱动单元，m、n为大于0的整数；
29、第1个所述第一延时单元的输入端接收所述第一命令信号，第i个所述第一延时单元的输出端与第i+1个所述第一延时单元的输出端连接；第i个所述第一延时单元的输出端与第i个所述第一驱动单元的输入端连接，第i个所述第一驱动单元的输出端输出第i个所述第一延迟信号；其中，i为大于0且小于n的整数；
30、第1个所述第二延时单元的输入端接收所述第二命令信号，第j个所述第二延时单元的输出端与第j+1个所述第二延时单元的输出端连接；第j个所述第二延时单元的输出端与第j个所述第二驱动单元的输入端连接，第j个所述第二驱动单元的输出端输出第j个所述第二本文档来自技高网...
【技术保护点】
1.一种时序信号发生器，其特征在于，所述时序信号发生器包括：
2.根据权利要求1所述的时序信号发生器，其特征在于，所述延时链模块包括第一延时链和第二延时链，其中：
3.根据权利要求2所述的时序信号发生器，其特征在于，所述延时链模块还包括第一选择模块和第二选择模块，其中：
4.根据权利要求1所述的时序信号发生器，其特征在于，
5.根据权利要求4所述的时序信号发生器，其特征在于，在所述第一电平变化沿和所述第二电平变化沿均是指上升沿，所述脉冲前沿是指上升沿且所述脉冲后沿是指下降沿的情况下，所述信号发生器包括锁存器：
6.根据权利要求4所述的时序信号发生器，其特征在于，在所述第一电平变化沿和所述第二电平变化沿均是指上升沿，所述脉冲前沿是指上升沿且所述脉冲后沿是指下降沿的情况下，所述信号发生器包括触发器：
7.根据权利要求4所述的时序信号发生器，其特征在于，在所述第一电平变化沿和所述第二电平变化沿均是指上升沿，所述脉冲前沿是指上升沿且所述脉冲后沿是指下降沿的情况下，所述信号发生器包括信号处理模块和锁存模块，其中：>
8.根据权利要求7所述的时序信号发生器，其特征在于，所述信号处理模块包括第一延时单元、第二反相器、第一开关管、第二开关管、第二延时单元、第三反相器、第三开关管、第四开关管和第四反相器，其中：
9.根据权利要求8所述的时序信号发生器，其特征在于，所述锁存模块包括第五开关管和第六开关管，其中：
10.根据权利要求2所述的时序信号发生器，其特征在于，所述第一延时链包括N个第一延时单元和N个第一驱动单元，所述第二延时链包括M个第二延时单元和M个第二驱动单元，M、N为大于0的整数；
11.根据权利要求10所述的时序信号发生器，其特征在于，第i个所述第一延时单元对所述第一命令信号的延时时间为每个所述第一延时单元的延时时间与i个所述第一延时单元数量的乘积；第j个所述第二延时单元对所述第二命令信号的延时时间为每个所述第二延时单元的延时时间与j个所述第二延时单元数量的乘积；其中，每个所述第一延时单元对所述第一命令信号的延时时间相同，每个所述第二延时单元对所述第二命令信号的延时时间相同。
12.根据权利要求9所述的时序信号发生器，其特征在于，所述第一开关管、所述第二开关管和所述第五开关管的类型均为P型场效应管，所述第三开关管、所述第四开关管和所述第六开关管的类型均为N型场效应管。
13.一种时序控制方法，其特征在于，所述方法包括：
14.根据权利要求13所述的方法，其特征在于，所述对所述第一命令信号进行延迟处理，得到所述第一边沿时间戳信号；对所述第二命令信号进行延迟处理，得到所述第二边沿时间戳信号，包括：
15.根据权利要求13所述的方法，其特征在于，所述利用所述第一边沿时间戳信号和所述第二边沿时间戳信号产生并输出目标脉冲信号，包括：
16.一种存储器，其特征在于，包括如权利要求1-12任一项所述的时序信号发生器。
...【技术特征摘要】
1.一种时序信号发生器，其特征在于，所述时序信号发生器包括：
2.根据权利要求1所述的时序信号发生器，其特征在于，所述延时链模块包括第一延时链和第二延时链，其中：
3.根据权利要求2所述的时序信号发生器，其特征在于，所述延时链模块还包括第一选择模块和第二选择模块，其中：
4.根据权利要求1所述的时序信号发生器，其特征在于，
5.根据权利要求4所述的时序信号发生器，其特征在于，在所述第一电平变化沿和所述第二电平变化沿均是指上升沿，所述脉冲前沿是指上升沿且所述脉冲后沿是指下降沿的情况下，所述信号发生器包括锁存器：
6.根据权利要求4所述的时序信号发生器，其特征在于，在所述第一电平变化沿和所述第二电平变化沿均是指上升沿，所述脉冲前沿是指上升沿且所述脉冲后沿是指下降沿的情况下，所述信号发生器包括触发器：
7.根据权利要求4所述的时序信号发生器，其特征在于，在所述第一电平变化沿和所述第二电平变化沿均是指上升沿，所述脉冲前沿是指上升沿且所述脉冲后沿是指下降沿的情况下，所述信号发生器包括信号处理模块和锁存模块，其中：
8.根据权利要求7所述的时序信号发生器，其特征在于，所述信号处理模块包括第一延时单元、第二反相器、第一开关管、第二开关管、第二延时单元、第三反相器、第三开关管、第四开关管和第四反相器，其中：
9.根据权利要求8所述的时序信号发生器，其特征在于，所述锁存模块包括第五开关管和第六开关管，其中：
【专利技术属性】
技术研发人员：陈晗，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。