半导体器件及其制作方法技术

本公开实施例公开了一种半导体器件，包括：绝缘层、位于所述绝缘层之上的晶体管和导电结构；所述晶体管，包括：并列设置的源极、沟道和漏极；栅介质层和栅极结构；其中，所述栅介质层位于所述栅极结构和所述沟道之间；所述导电结构，覆盖所述沟道的一个侧壁，用于接地；其中，所述栅极结构，围绕所述沟道的另外三个侧壁设置，所述栅极结构和所述导电结构彼此隔离。离。离。

【技术实现步骤摘要】
半导体器件及其制作方法


[0001]本公开实施例涉及半导体
，尤其涉及一种半导体器件及其制作方法。

技术介绍

[0002]晶体管是电子电路中的重要元件。晶体管利用栅极电压来控制源极和漏极间流经沟道的电流，是一种电压控制性开关器件。
[0003]晶体管可用于形成存储器。例如，在动态随机存取存储器(Dynamic random access memory，DRAM)中，存储单元包括晶体管与电容器。晶体管的电学性能对存储单元的存储性能有重要影响，因此，提高晶体管的电学性能是提高存储单元的性能的重要途径。

技术实现思路

[0004]根据本公开实施例的第一方面，提供一种半导体器件，包括：绝缘层、位于所述绝缘层之上的晶体管和导电结构；
[0005]所述晶体管，包括：并列设置的源极、沟道和漏极；栅介质层和栅极结构；其中，所述栅介质层位于所述栅极结构和所述沟道之间；
[0006]所述导电结构，覆盖所述沟道的一个侧壁，用于接地；其中，
[0007]所述栅极结构，围绕所述沟道的另外三个侧壁设置，所述栅极结构和所述导电结构彼此隔离。
[0008]在一些实施例中，
[0009]所述源极、所述沟道和所述漏极沿第一方向并列设置；其中，所述第一方向平行于所述绝缘层；
[0010]所述半导体器件包括沿第二方向并列设置的两个晶体管；其中，所述第二方向平行于所述绝缘层，所述第二方向与所述第一方向相交；
[0011]所述导电结构，位于所述第二方向并列设置的两个晶体管的沟道之间，与所述沿第二方向并列设置的两个晶体管的沟道均电连接。
[0012]在一些实施例中，
[0013]所述源极、所述沟道和所述漏极沿第一方向并列设置；其中，所述第一方向平行于所述绝缘层；
[0014]所述半导体器件包括沿第三方向并列设置的两个晶体管；其中，所述第三方向垂直于所述绝缘层；
[0015]所述导电结构，位于所述第三方向并列设置的两个晶体管的沟道的相同侧，与所述沿第二方向并列设置的两个晶体管的沟道均电连接；其中，所述第二方向平行于所述绝缘层。
[0016]在一些实施例中，
[0017]所述栅极结构包括：连接层和导电层；其中，所述连接层，位于所述栅介质层和所述导电层之间，用于增加所述导电层和所述栅介质层之间的附着力。
[0018]在一些实施例中，
[0019]沿平行于所述绝缘层的第二方向，所述沟道包括第一部分和第二部分；其中，在平行于所述绝缘层的平面内，所述第一部分的投影，位于所述栅极结构的投影内；所述第二部分的投影位于所述栅极结构的投影外；
[0020]在垂直于所述绝缘层的第三方向，所述第一部分的尺寸小于所述第二部分的尺寸。
[0021]在一些实施例中，
[0022]所述晶体管为N型；
[0023]所述导电结构的组成材料包括：P型半导体材料。
[0024]在一些实施例中，所述半导体器件包括：
[0025]存储单元阵列，包括沿第二方向间隔设置的多个存储单元行，以及沿第三方向间隔设置的多个存储单元列；其中，所述第二方向平行于所述绝缘层，所述第三方向垂直于所述绝缘层，所述存储单元行包括沿所述第三方向并列设置的多个存储单元，所述存储单元列包括沿所述第二方向并列设置的多个所述存储单元，所述存储单元包括所述晶体管；
[0026]多条字线，沿所述第二方向间隔排布，耦接所述存储单元行包括的多个所述晶体管的栅极结构；
[0027]多条位线，沿所述第三方向间隔排布，耦接所述存储单元列包括的多个所述晶体管的漏极。
[0028]在一些实施例中，
[0029]所述存储单元还包括电容，所述电容包括第一电极板、极间介质层和第二电极板；其中，所述第一电极板与所述源极接触，所述极间介质层电隔离所述第一电极板和所述第二电极板。
[0030]在一些实施例中，
[0031]所述第一电极板的形状包括：圆筒形；圆筒形的所述第一电极板的轴向平行于第一方向；其中，所述第一方向平行于所述绝缘层；
[0032]所述第二电极板的形状包括：圆筒形；圆筒形的所述第二电极板的轴向平行于所述第一方向；其中，圆筒形的所述第二电极板的半径小于圆筒形的所述第一电极板的半径。
[0033]根据本公开实施例的第二方面，提供一种半导体器件的制作方法，所述制作方法包括：
[0034]提供衬底；
[0035]形成覆盖所述衬底的堆叠结构；其中，所述堆叠结构包括沿垂直于所述衬底方向依次交替层叠设置的牺牲层和有源层，所述有源层用于形成晶体管的沟道；
[0036]沿垂直于所述衬底方向刻蚀所述堆叠结构，形成第一沟槽；其中，所述第一沟槽平行于所述衬底的第一方向延伸；
[0037]沿所述第一方向，在所述沟道的一端形成源极，在所述沟道的另一端形成漏极；
[0038]通过所述第一沟槽去除所述牺牲层，形成间隙；
[0039]利用绝缘材料填充所述间隙和所述第一沟槽，以形成绝缘结构；
[0040]形成沿垂直于所述衬底方向贯穿所述绝缘结构的第二沟槽，以显露所述晶体管的沟道的第一个侧壁；其中，所述第二沟槽沿所述第一方向延伸；
[0041]通过所述第二沟槽，形成覆盖所述显露的所述第一个侧壁的导电结构；其中，所述导电结构，用于接地；
[0042]形成沿垂直于所述衬底方向贯穿所述绝缘结构的第三沟槽，以显露所述晶体管的沟道与所述第一个侧壁相对的另一个侧壁；
[0043]通过所述第三沟槽，去除所述绝缘材料显露的端部，以形成沿平行于所述衬底的第二方向延伸的第一空腔；其中，所述第一空腔和所述导电结构之间具有所述绝缘材料；
[0044]通过所述第三沟槽和所述第一空腔，依次形成位于所述沟道的另外三个侧壁的栅介质层和栅极结构；其中，所述栅介质层位于所述栅极结构和所述沟道之间。
[0045]在一些实施例中，所述通过所述第二沟槽，形成覆盖所述显露的所述第一个侧壁的导电结构，包括：
[0046]在所述第二沟槽中形成半导体填充层；
[0047]对所述半导体填充层执行掺杂处理，以形成所述导电结构。
[0048]在一些实施例中，所述通过所述第三沟槽和所述第一空腔，依次形成位于所述沟道的另外三个侧壁的栅介质层和栅极结构，包括：
[0049]对所述第三沟槽和所述第一空腔显露的所述沟道的侧壁执行氧化处理，形成所述栅介质层；
[0050]形成覆盖所述栅介质层的所述栅极结构；其中，沿平行于所述衬底的第二方向，所述沟道包括第一部分和第二部分，所述栅介质层覆盖所述沟道的第一部分；在平行于所述衬底的平面内，所述第一部分的投影，位于所述栅极结构的投影内，所述第二部分的投影位于所述栅极结构的投影外；在垂直于所述衬底的第三方向，所述第一部分的尺寸小于所述第二部分的尺寸。
[0051]在一些实施例中，所述栅极结构包括：连接层和导电层；其中，所述连接层位于所述栅介质层和所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：绝缘层、位于所述绝缘层之上的晶体管和导电结构；所述晶体管，包括：并列设置的源极、沟道和漏极；栅介质层和栅极结构；其中，所述栅介质层位于所述栅极结构和所述沟道之间；所述导电结构，覆盖所述沟道的一个侧壁，用于接地；其中，所述栅极结构，围绕所述沟道的另外三个侧壁设置，所述栅极结构和所述导电结构彼此隔离。2.根据权利要求1所述的半导体器件，其特征在于，所述源极、所述沟道和所述漏极沿第一方向并列设置；其中，所述第一方向平行于所述绝缘层；所述半导体器件包括沿第二方向并列设置的两个晶体管；其中，所述第二方向平行于所述绝缘层，所述第二方向与所述第一方向相交；所述导电结构，位于所述第二方向并列设置的两个晶体管的沟道之间，与所述沿第二方向并列设置的两个晶体管的沟道均电连接。3.根据权利要求1所述的半导体器件，其特征在于，所述源极、所述沟道和所述漏极沿第一方向并列设置；其中，所述第一方向平行于所述绝缘层；所述半导体器件包括沿第三方向并列设置的两个晶体管；其中，所述第三方向垂直于所述绝缘层；所述导电结构，位于所述第三方向并列设置的两个晶体管的沟道的相同侧，与所述沿第二方向并列设置的两个晶体管的沟道均电连接；其中，所述第二方向平行于所述绝缘层。4.根据权利要求1所述的半导体器件，其特征在于，所述栅极结构包括：连接层和导电层；其中，所述连接层，位于所述栅介质层和所述导电层之间，用于增加所述导电层和所述栅介质层之间的附着力。5.根据权利要求1所述的半导体器件，其特征在于，沿平行于所述绝缘层的第二方向，所述沟道包括第一部分和第二部分；其中，在平行于所述绝缘层的平面内，所述第一部分的投影，位于所述栅极结构的投影内；所述第二部分的投影位于所述栅极结构的投影外；在垂直于所述绝缘层的第三方向，所述第一部分的尺寸小于所述第二部分的尺寸。6.根据权利要求1所述的半导体器件，其特征在于，所述晶体管为N型；所述导电结构的组成材料包括：P型半导体材料。7.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件包括：存储单元阵列，包括沿第二方向间隔设置的多个存储单元行，以及沿第三方向间隔设置的多个存储单元列；其中，所述第二方向平行于所述绝缘层，所述第三方向垂直于所述绝缘层，所述存储单元行包括沿所述第三方向并列设置的多个存储单元，所述存储单元列包括沿所述第二方向并列设置的多个所述存储单元，所述存储单元包括所述晶体管；多条字线，沿所述第二方向间隔排布，耦接所述存储单元行包括的多个所述晶体管的栅极结构；
多条位线，沿所述第三方向间隔排布，耦接所述存储单元列包括的多个所述晶体管的漏极。8.根据权利要求7所述的半导体器件，其特征在于，所述存储单元还包括电容，所述电容包括第一电极板、极间介质层和第二电极板；其中，所述第一电极板与所述源极接触，所述极间介质层电隔离所述第一电极板和所述第二电极板。9.根据权利要求8所述的半导体器件，其特征在于，所述第一电极板的形状包括：圆筒形；圆筒形的所述第一电极板的轴向平行于第一方向；其中，所述第一方向平行于所述绝缘层；所述第二电极板的形状包括：圆筒形；圆筒形的所述第二电极板的轴向平行于所述第一方向；其中，圆筒形的所述第二电极板的半径小于圆筒形的所述第一电极板的半径。10.一种半导体器件的制作方法，其特征在于，所述制作方法包括：提供衬底；形成覆盖所述衬底的堆叠结构；其中，所述堆叠结构包括沿垂直于所述衬底方向依次交替层叠设置的牺牲层和有源层，所述有源层用于形成晶体管的沟道；沿垂直于所述衬底方向刻蚀所述堆叠结构，形成第一沟槽；其中，所述第一沟槽平行于所述衬底的第一方向延伸；沿所述第一方向，在所述沟道的一端形成源极，在所述沟道的另一端形成漏极；通过所述第一沟槽去除所述牺牲层，形成间隙；利用绝...

【专利技术属性】
技术研发人员：李晓杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：