FDSOI源漏外延生长方法技术

本发明专利技术公开了一种FDSOI源漏外延生长方法，包括：按现有工艺制造FDSOI直至沉积第一层隔离侧墙；刻蚀去除绝缘体硅顶部和栅极顶部的第一层隔离侧墙，保留栅极两侧的第一层隔离侧墙；绝缘体硅顶部生长硅外延，打开沟槽窗口；NMOS源漏区域第一材料外延生长；PMOS源漏区域第二材料外延生长，锗硅生长前清洗后所剩余的锗硅层厚度大于PMOS源漏外延生长所需要厚度的最小值；刻蚀去除第一层隔离侧墙底部旁的外延硅。延硅。延硅。

【技术实现步骤摘要】
FDSOI源漏外延生长方法


[0001]本专利技术涉及半导体领域，特别是涉及一种绝缘体上半导体层(Semiconductor On Insulator,SOI)的有源漏外延生长方法。

技术介绍

[0002]场效应晶体管是一种电压控制型半导体器件，主要包括平面场效应晶体管(MOSFET)、鳍式场效应晶体管(FinFET，1999年发布)和基于SOI的超薄绝缘层上硅体晶体管(FDSOI，2000发布)。随着集成电路的持续飞速发展，电路中器件关键尺寸持续缩小，对应组成元器件的薄膜厚度也在持续减薄，全耗尽型绝缘体上硅(Fully Depleted SOI,FDSOI)成为一种克服短沟道效应的选择。
[0003]FDSOI技术即全耗尽型SOI技术，FDSOI工艺中，衬底结构包括半导体主体层，介质埋层和半导体顶层，介质埋层形成于半导体主体层表面，半导体顶层形成于介质埋层表面；通常，半导体主体层和半导体顶层的材料采用Si。半导体顶层通常称为SOI层，半导体顶层具有超薄结构，利用超薄的半导体顶层形成半导体器件能得到超薄晶体管，超薄晶体管的栅极结构底部的由半导体顶层组成的沟道区在器件工作时会被全部耗尽，能消除浮体效应，从而能很好的控制晶体管的短沟道效应，进而可以降低供电电压。
[0004]FDSOI平面电晶体的栅极长度可以微缩到14纳米以下，早期大量的电学仿真结果表明，在此结构中，为减小晶体管漏致势垒的降低(DIBL)程度，需同时减小FDSOI衬底的埋入电介质层厚度(即BOX厚度)和顶层硅厚度。但是，目前的FDSOI器件工艺中，由于超薄的channel，在Spacer1 ET和S/D EPI生长前的HM ET会将PMOS SiGe衬底刻蚀掉，导致S/D EPI无法生长，后续CT打穿BOX，导致器件失效。

技术实现思路

[0005]在
技术实现思路
部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0006]本专利技术要解决的技术问题是提供一种能提高FDSOI PMOS EPI生长所需衬底厚度的方法。
[0007]为解决上述技术问题，本专利技术提供的FDSOI源漏外延生长方法，包括以下步骤：
[0008]S1，按现有技术制造FDSOI直至沉积第一层隔离侧墙；
[0009]S2，刻蚀去除绝缘体硅顶部和栅极顶部的第一层隔离侧墙，保留栅极两侧的第一层隔离侧墙；
[0010]S3，绝缘体硅顶部生长硅外延，打开沟槽窗口；
[0011]S4，NMOS源漏区域第一材料外延生长；
[0012]S5，PMOS源漏区域第二材料外延生长，锗硅生长前清洗后所剩余的锗硅层厚度大
于PMOS源漏外延生长所需要厚度的最小值；
[0013]S6，刻蚀去除第一层隔离侧墙底部旁的外延硅，采用现有技术执行后续工艺。
[0014]可选择的，进一步改进所述FDSOI源漏外延生长方法，所述第一材料为硅或锗硅，所述第二材料为锗硅。
[0015]可选择的，进一步改进所述FDSOI源漏外延生长方法，第一层隔离侧墙是氮化硅隔离侧墙。
[0016]可选择的，进一步改进所述FDSOI源漏外延生长方法，实施步骤S4时，沉积硬掩膜层覆盖PMOS区域，生长硅外延，刻蚀工艺形成NMOS源漏区域，去除硬掩膜层。
[0017]可选择的，进一步改进所述FDSOI源漏外延生长方法，所述硬掩膜层是氮化硅或氮氧化硅层。
[0018]可选择的，进一步改进所述FDSOI源漏外延生长方法，实施步骤S5时，沉积硬掩膜层覆盖NMOS区域，执行清洗，生长锗硅外延，刻蚀工艺形成PMOS源漏区域，去除硬掩膜层。
[0019]可选择的，进一步改进所述FDSOI源漏外延生长方法，所述硬掩膜层是氮化硅或氮氧化硅层。
[0020]可选择的，进一步改进所述FDSOI源漏外延生长方法，实施步骤S6时，采用工艺所能达到的最短时间blanket刻蚀去除侧壁底部旁边的外延硅。
[0021]可选择的，进一步改进所述FDSOI源漏外延生长方法，其用于45nm、40nm、32nm、28nm、22nm、20nm或小于16nmFDSOI制作工艺。
[0022]本专利技术的主要改进点在于，通过在现有工艺制造FDSOI直至沉积第一层隔离侧墙，第一层隔离侧墙ET后增加一道外延生长EPI growth，以保证在源漏区域外延S/D EPI生长前有足够的衬底，使源漏区域外延生长能顺利进行，从而防止源漏区域open，CT打穿BOX。通过本专利技术的技术方案在增加极少成本的情况下，能提高FDSOI良品率，保证器件的性能。
附图说明
[0023]本专利技术附图旨在示出根据本专利技术的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，对说明书中的描述进行补充。然而，本专利技术附图是未按比例绘制的示意图，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，本专利技术附图不应当被解释为限定或限制由根据本专利技术的示例性实施例所涵盖的数值或属性的范围。下面结合附图与具体实施方式对本专利技术作进一步详细的说明：
[0024]图1是本专利技术中间结构示意图一。
[0025]图2是本专利技术中间结构示意图二。
[0026]图3是本专利技术中间结构示意图三。
[0027]图4是本专利技术中间结构示意图四。
[0028]图5是本专利技术中间结构示意图五。
[0029]图6是本专利技术中间结构示意图六。
[0030]附图标记说明
[0031]1‑
衬底硅
[0032]2‑
埋层氧化硅
[0033]3‑
绝缘体上锗硅
[0034]4‑
绝缘体上硅
[0035]5‑
第一层隔离侧墙(氮化硅)
[0036]6‑
栅极stack
[0037]7‑
绝缘体上锗硅上的外延硅
[0038]8‑
氮化硅硬掩膜层
[0039]9‑
绝缘体上锗硅上的外延锗硅。
具体实施方式
[0040]以下通过特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本专利技术的其他优点与技术效果。本专利技术还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离专利技术总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本专利技术下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本专利技术的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。
[0041]第一实施例；
[0042]本专利技术提本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FDSOI源漏外延生长方法，其特征在于，包括以下步骤：S1，按现有工艺制造FDSOI直至沉积第一层隔离侧墙；S2，刻蚀去除绝缘体硅顶部和栅极顶部的第一层隔离侧墙，保留栅极两侧的第一层隔离侧墙；S3，绝缘体硅顶部生长硅外延，打开沟槽窗口；S4，NMOS源漏区域第一材料外延生长；S5，PMOS源漏区域第二材料外延生长，锗硅生长前清洗后所剩余的锗硅层厚度大于PMOS源漏外延生长所需要厚度的最小值；S6，刻蚀去除第一层隔离侧墙底部旁的外延硅。2.如权利要求1所述FDSOI源漏外延生长方法，其特征在于：所述第一材料为硅或锗硅，所述第二材料为锗硅。3.如权利要求1所述FDSOI源漏外延生长方法，其特征在于：第一层隔离侧墙是氮化硅隔离侧墙。4.如权利要求3所述FDSOI源漏外延生长方法，其特征在于：实施步骤S4时，沉积硬掩膜层覆盖PMOS区域，生长硅外延，刻...

【专利技术属性】
技术研发人员：岳双强，汪韬，李妍，辻直树，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：