金属栅的制造方法技术

本发明专利技术公开了一种金属栅的制造方法，包括：步骤一、提供形成有非晶硅伪栅的半导体衬底，在非晶硅伪栅底部形成有第一栅介质层，在非晶硅伪栅之间的间隔区中填充有第零层层间膜。步骤二、去除非晶硅伪栅，包括：步骤21、进行第一次干法刻蚀去除部分厚度的非晶硅伪栅。步骤22、进行碳离子注入形成第零层层间膜表层。步骤23、进行第二次湿法刻蚀将剩余的非晶硅伪栅都去除。步骤三、进行第三次刻蚀以去除第一栅介质层，第零层层间膜表层减少第三次刻蚀对第零层层间膜的刻蚀速率并从而减少第零层层间膜的损耗。步骤四、形成第二栅介质层和金属栅。本发明专利技术能去除栅介质层时减少第零层层间膜的损耗表面并提高平坦性，能提高后续金属栅的填充和CMP的工艺窗口。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造领域，特别涉及一种金属栅(mg)的制作方法。

技术介绍

1、随着半导体工艺不断发展，平面mos晶体管会出现漏电较大的问题，通常会采用鳍式晶体管(finfet)。finfet中的栅极结构通常会采用金属栅，栅介质层则会采用氧化硅或者高介电常数层(hk)。由高介电常数层的栅介质层和金属栅叠加形成的栅极结构也称为hkmg。

2、金属栅通常采用后栅(gate-last)工艺形成，后栅工艺中，需要采用非晶硅伪栅(dummy poly silicon)，利用非晶硅伪栅定义出栅极结构的形成区域，之后自对准形成侧墙和源漏区，再形成第零层层间膜(ild)将非晶硅伪栅之间的间隔区域填充，之后进行平坦化使非晶硅伪栅表面露出，之后去除非晶硅伪栅(dummy poly remove)并在非晶硅伪栅去除的区域形成栅极沟槽，之后再在栅极沟槽中形成hkmg。

3、栅介质层根据需要也会采用前栅介质层工艺或者后栅介质层工艺，其中，前栅介质层工艺中，栅介质层在非晶硅伪栅形成之前形成，在非晶硅伪栅形成之后去除；而后栅介质层工艺中，则在非晶硅伪本文档来自技高网...

【技术保护点】

1.一种金属栅的制造方法，其特征在于，包括如下步骤：

2.如权利要求1所述的金属栅的制造方法，其特征在于：所述半导体衬底包括硅衬底。

3.如权利要求1所述的金属栅的制造方法，其特征在于：所述第一栅介质层为采用原位水汽生成工艺形成的氧化层。

4.如权利要求3所述的金属栅的制造方法，其特征在于：所述第零层层间膜包括采用HARP工艺形成的氧化层或者采用FCVD工艺形成的氧化层。

5.如权利要求3所述的金属栅的制造方法，其特征在于：在所述半导体衬底上包括核心区和输入输出区，所述核心区中形成有核心器件，所述输入输出区中形成有输入输出器件。

...

【技术特征摘要】

1.一种金属栅的制造方法，其特征在于，包括如下步骤：

2.如权利要求1所述的金属栅的制造方法，其特征在于：所述半导体衬底包括硅衬底。

3.如权利要求1所述的金属栅的制造方法，其特征在于：所述第一栅介质层为采用原位水汽生成工艺形成的氧化层。

4.如权利要求3所述的金属栅的制造方法，其特征在于：所述第零层层间膜包括采用harp工艺形成的氧化层或者采用fcvd工艺形成的氧化层。

5.如权利要求3所述的金属栅的制造方法，其特征在于：在所述半导体衬底上包括核心区和输入输出区，所述核心区中形成有核心器件，所述输入输出区中形成有输入输出器件。

6.如权利要求5所述的金属栅的制造方法，其特征在于：所述第一栅介质层作为所述输入输出器件的栅介质层；

7.如权利要求6所述的金属栅的制造方法，其特征在于：所述第二栅介质层作为所述核心器件的栅介质层，所述第二栅介质层的厚度小于所述第一栅介质层的厚度。

8.如权利要求7所述的金属栅的制造方法，其特征在于：所述第二栅介质层单独形成于所述核心区；或者，...

【专利技术属性】
技术研发人员：姚周，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：

全部详细技术资料下载 我是这个专利的主人