半导体器件及其制作方法技术

本发明专利技术提供了一种半导体器件及其制作方法，所述方法包括：提供一衬底，所述衬底上形成有掩膜层；形成贯穿所述掩膜层并延伸至所述衬底内的多个凹槽，所述凹槽包含第一凹槽与第二凹槽，所述第一凹槽用于形成高压器件内的局部氧化层结构，所述第二凹槽用于形成隔离不同器件的浅沟槽隔离结构；沉积绝缘材料，所述绝缘材料填满所述凹槽以形成局部氧化层结构与浅沟槽隔离结构。本发明专利技术在形成浅沟槽隔离结构的同时形成高压器件内的局部氧化层结构，简化了工艺流程，同时消除了形成局部氧化层结构时导致的鸟嘴效应，使局部氧化层结构的尺寸缩小，从而缩小了高压器件的尺寸，由此改善器件性能。能。能。

【技术实现步骤摘要】
半导体器件及其制作方法


[0001]本专利技术涉及集成电路
，特别涉及一种半导体器件及其制作方法。

技术介绍

[0002]在现代半导体器件的制作工艺中，局部氧化硅(Local Oxidation of Silicon，LOCOS)是一种常用的结构。在LOCOS结构中其具有厚度较大的局部氧化层，从而可以起到良好的隔离效果，因此可被应用于高压器件工艺中。
[0003]图1为现有技术中一高压器件的结构示意图。如图1所示，在衬底1上形成有栅极(Gate)2，在栅极2两侧的衬底1内形成有源极(Drain)3与漏极(Source)4。所述衬底1内还形成有N漂移区(NDR)与P阱(PW)以及多个浅沟槽隔离结构5，所述源极3位于所述N漂移区内，所述漏极4位于所述P阱内。为了提高高压器件源极3到栅极2的击穿电压(＞35V)，需要在栅极2与源极3的交接区域形成厚的局部氧化层结构6。所述局部氧化层结构6的厚度有利于提高高压器件的击穿电压，厚度越大，高压器件的击穿电压越高。并且，所述局部氧化层结构6的长度决定高压器件导通电阻，长度越小，导通电阻越低。
[0004]现有技术中，一般采用LOCOS工艺形成所述局部氧化层结构6，此工艺存在鸟嘴效应，且工艺流程繁琐，器件尺寸很难缩小。

技术实现思路

[0005]本专利技术的目的在于提供一种半导体器件及其制作方法，消除鸟嘴效应，使局部氧化层结构的尺寸缩小，从而提高器件性能。
[0006]为解决上述技术问题，本专利技术提供一种半导体器件的制作方法，包括以下步骤：
[0007]提供一衬底，所述衬底上形成有掩膜层；
[0008]形成贯穿所述掩膜层并延伸至所述衬底内的多个凹槽，所述凹槽包含第一凹槽与第二凹槽，所述第一凹槽用于形成高压器件内的局部氧化层结构，所述第二凹槽用于形成隔离不同器件的浅沟槽隔离结构；以及
[0009]沉积绝缘材料，所述绝缘材料填满所述凹槽以形成局部氧化层结构与浅沟槽隔离结构。
[0010]可选的，所述衬底上还形成有第一氧化层，所述掩膜层位于所述第一氧化层上。
[0011]可选的，形成多个凹槽的方法包括：
[0012]形成图形化的第一光刻胶层在所述掩膜层上，所述图形化的第一光刻胶层暴露出预定形成所述第一凹槽的区域；
[0013]以所述图形化的第一光刻胶层为掩膜，刻蚀所述掩膜层、所述第一氧化层以及部分厚度的所述衬底，形成所述第一凹槽；
[0014]去除所述图形化的第一光刻胶层；
[0015]形成图形化的第二光刻胶层在所述掩膜层上，所述图形化的第二光刻胶层暴露出预定形成所述第二凹槽的区域；
[0016]以所述图形化的第二光刻胶层为掩膜，刻蚀所述掩膜层、所述第一氧化层以及部分厚度的所述衬底，形成所述第二凹槽；以及，
[0017]去除所述图形化的第二光刻胶层。
[0018]可选的，形成多个凹槽的方法包括：
[0019]形成图形化的第二光刻胶层在所述掩膜层上，所述图形化的第二光刻胶层暴露出预定形成所述第二凹槽的区域；
[0020]以所述图形化的第二光刻胶层为掩膜，刻蚀所述掩膜层、所述第一氧化层以及部分厚度的所述衬底，形成所述第二凹槽；
[0021]去除所述图形化的第二光刻胶层；
[0022]形成图形化的第一光刻胶层在所述掩膜层上，所述图形化的第一光刻胶层暴露出预定形成所述第一凹槽的区域；
[0023]以所述图形化的第一光刻胶层为掩膜，刻蚀所述掩膜层、所述第一氧化层以及部分厚度的所述衬底，形成所述第一凹槽；以及，
[0024]去除所述图形化的第一光刻胶层。
[0025]可选的，在形成所述凹槽之后，在沉积绝缘材料之前，所述制作方法还包括：形成第二氧化层，所述第二氧化层覆盖所述凹槽的侧壁及底部。
[0026]可选的，沉积绝缘材料，所述绝缘材料填满所述凹槽以形成局部氧化层结构与浅沟槽隔离结构的方法包括：
[0027]沉积绝缘材料，所述绝缘材料填满所述凹槽并覆盖所述掩膜层；
[0028]平坦化所述绝缘材料至暴露出所述掩膜层。
[0029]可选的，平坦化所述绝缘材料至暴露出所述掩膜层之后，所述制作方法还包括：去除所述掩膜层。
[0030]可选的，所述第一氧化层的材质包含氧化硅，所述掩膜层的材质包含氮化硅。
[0031]可选的，所述第二氧化层的材质包含氧化硅，所述绝缘材料包含氧化硅。
[0032]相应的，本专利技术还提供一种半导体器件，采用如上所述的半导体器件的制作方法制作而成。
[0033]本专利技术提供的半导体器件及其制作方法中，首先提供一衬底，所述衬底上形成有掩膜层，接着形成贯穿掩膜层并延伸至衬底的多个凹槽，所述凹槽包括第一凹槽与第二凹槽，第一凹槽用于形成高压器件内的局部氧化层结构，第二凹槽用于形成隔离不同器件的浅沟槽隔离结构，之后沉积绝缘材料，所述绝缘材料填满所述凹槽以形成局部氧化层结构与浅沟槽隔离结构。本专利技术在形成浅沟槽隔离结构的同时形成高压器件内的局部氧化层结构，简化了工艺流程，同时消除了形成局部氧化层结构时导致的鸟嘴效应，使局部氧化层结构的尺寸缩小，从而缩小了高压器件的尺寸，由此改善器件性能。
附图说明
[0034]本领域的普通技术人员应当理解，提供的附图用于更好地理解本专利技术，而不对本专利技术的范围构成任何限定。
[0035]图1是现有技术中一高压器件的结构示意图。
[0036]图2是本专利技术一实施例提供的半导体器件的制作方法的流程图。
[0037]图3至图9是本专利技术一实施例提供的半导体器件的制作方法的各步骤结构示意图。
[0038]附图标记：
[0039]图1中，
[0040]1‑
衬底；2
‑
栅极；3
‑
源极；4
‑
漏极；5
‑
浅沟槽隔离结构；6
‑
局部氧化层结构。
[0041]图3～图9中，
[0042]100
‑
衬底；110
‑
第一氧化层；120
‑
第一掩膜层；130
‑
图形化的第一光刻胶层；140
‑
凹槽；141
‑
第一凹槽；142
‑
第二凹槽；150
‑
图形化的第二光刻胶层；160
‑
局部氧化层结构；170
‑
浅沟槽隔离结构。
具体实施方式
[0043]为使本专利技术的目的、优点和特征更加清楚，以下结合附图和具体实施例对本专利技术作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本专利技术实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
[0044]如在本专利技术中所使用的，单数形式“一”、“一个”以及“该”包括复本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：提供一衬底，所述衬底上形成有掩膜层；形成贯穿所述掩膜层并延伸至所述衬底内的多个凹槽，所述凹槽包含第一凹槽与第二凹槽，所述第一凹槽用于形成高压器件内的局部氧化层结构，所述第二凹槽用于形成隔离不同器件的浅沟槽隔离结构；以及沉积绝缘材料，所述绝缘材料填满所述凹槽以形成局部氧化层结构与浅沟槽隔离结构。2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述衬底上还形成有第一氧化层，所述掩膜层位于所述第一氧化层上。3.如权利要求2所述的半导体器件的制作方法，其特征在于，形成多个凹槽的方法包括：形成图形化的第一光刻胶层在所述掩膜层上，所述图形化的第一光刻胶层暴露出预定形成所述第一凹槽的区域；以所述图形化的第一光刻胶层为掩膜，刻蚀所述掩膜层、所述第一氧化层以及部分厚度的所述衬底，形成所述第一凹槽；去除所述图形化的第一光刻胶层；形成图形化的第二光刻胶层在所述掩膜层上，所述图形化的第二光刻胶层暴露出预定形成所述第二凹槽的区域；以所述图形化的第二光刻胶层为掩膜，刻蚀所述掩膜层、所述第一氧化层以及部分厚度的所述衬底，形成所述第二凹槽；以及，去除所述图形化的第二光刻胶层。4.如权利要求2所述的半导体器件的制作方法，其特征在于，形成多个凹槽的方法包括：形成图形化的第二光刻胶层在所述掩膜层上，所述图形化的第二光刻胶层暴露出预定形成所述第二凹槽的区域；以所述图形化的第二光刻胶层为掩膜，刻...

【专利技术属性】
技术研发人员：蒋兴教，陈政，郭晨浩，
申请(专利权)人：绍兴中芯集成电路制造股份有限公司，
类型：发明
国别省市：