一种半导体结构及其制造方法技术

本公开实施例公开了一种半导体结构及其制造方法，所述制造方法包括：提供衬底；在所述衬底上形成第一介质层，所述第一介质层内具有多个刻蚀阻挡部；顺序刻蚀所述第一介质层、所述刻蚀阻挡部及所述衬底，以在所述衬底内形成隔离沟槽，所述隔离沟槽在所述衬底内限定出多个分立的有源区，其中，所述刻蚀阻挡部在所述衬底平面上的正投影与所述有源区的外周紧贴或相邻，且经所述刻蚀阻挡部的刻蚀阻挡作用，在位于多个所述刻蚀阻挡部的下方的隔离沟槽内形成多个与所述有源区的侧壁紧贴或相邻的支撑结构，所述支撑结构的上表面低于所述衬底的上表面。的上表面。的上表面。

【技术实现步骤摘要】
一种半导体结构及其制造方法


[0001]本公开涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。

技术介绍

[0002]半导体结构，例如动态随机存储器(DRAM)，通常包括位于衬底内的隔离沟槽以及被隔离沟槽间隔开的多个分立的有源区。
[0003]然而，在相关技术中，隔离沟槽的深度往往较大，有源区的高度较高，从而导致有源区的稳定性较差，有源区容易倒塌或剥落，最终影响半导体结构的良率。

技术实现思路

[0004]本公开实施例提供一种半导体结构的制造方法，包括：
[0005]提供衬底；
[0006]在所述衬底上形成第一介质层，所述第一介质层内具有多个刻蚀阻挡部；
[0007]顺序刻蚀所述第一介质层、所述刻蚀阻挡部及所述衬底，以在所述衬底内形成隔离沟槽，所述隔离沟槽在所述衬底内限定出多个分立的有源区，其中，所述刻蚀阻挡部在所述衬底平面上的正投影与所述有源区的外周紧贴或相邻，且经所述刻蚀阻挡部的刻蚀阻挡作用，在位于多个所述刻蚀阻挡部的下方的隔离沟槽内形成多个与所述有源区的侧壁紧贴或相邻的支撑结构，所述支撑结构的上表面低于所述衬底的上表面。
[0008]在一些实施例中，所述第一介质层的刻蚀速率大于所述刻蚀阻挡部的刻蚀速率。
[0009]在一些实施例中，所述第一介质层包括第一介质子层和第二介质子层；在所述衬底上形成所述第一介质层及所述刻蚀阻挡部，包括：
[0010]在所述衬底上形成所述第一介质子层；
[0011]在所述第一介质子层上形成刻蚀阻挡材料层；
[0012]图案化所述刻蚀阻挡材料层以形成多个所述刻蚀阻挡部；
[0013]形成所述第二介质子层，所述第二介质子层覆盖所述刻蚀阻挡部及所述第一介质子层。
[0014]在一些实施例中，所述有源区在垂直于所述衬底的方向上的投影沿第一方向延伸，且多个所述有源区沿第一方向排布；多个所述刻蚀阻挡部在所述衬底平面上的正投影沿第一方向排布在所述有源区的两侧。
[0015]在一些实施例中，在第一方向上，每一所述有源区的两侧中的每一侧均与3个所述支撑结构紧贴或相邻。
[0016]在一些实施例中，所述第一介质层的材料包括氧化硅，所述刻蚀阻挡部的材料包括氮化硅。
[0017]在一些实施例中，在所述衬底上形成第一介质层之后，所述方法还包括：
[0018]在所述第一介质层上形成掩膜叠层，在所述掩膜叠层上形成图案化掩膜层；
[0019]以所述图案化掩膜层为掩膜刻蚀所述掩膜叠层形成目标掩膜图案；
[0020]刻蚀所述第一介质层、所述刻蚀阻挡部及所述衬底，包括：
[0021]以所述目标掩膜图案为掩膜刻蚀所述第一介质层、所述刻蚀阻挡部及所述衬底，以在所述衬底内形成所述隔离沟槽。
[0022]在一些实施例中，在所述第一介质层上形成掩膜叠层之前，所述方法还包括：在所述第一介质层上形成第二介质层，所述第二介质层位于所述掩膜叠层的下方；
[0023]以所述目标掩膜图案为掩膜刻蚀所述第一介质层之前，所述方法还包括：以所述目标掩膜图案为掩膜刻蚀所述第二介质层。
[0024]在一些实施例中，在形成所述隔离沟槽之后，所述方法还包括：形成隔离结构，所述隔离结构填充所述隔离沟槽。
[0025]在一些实施例中，在形成隔离结构之后，所述方法还包括：
[0026]刻蚀所述隔离结构与所述有源区，以形成多条沿第二方向延伸的凹槽，所述凹槽将所述有源区间隔为一个中间部和两个端部；
[0027]在所述凹槽内形成字线层。
[0028]本公开实施例还提供了一种半导体结构，包括：
[0029]衬底；
[0030]隔离沟槽，所述隔离沟槽位于所述衬底内并在所述衬底内限定出多个分立的有源区，且所述隔离沟槽内具有多个与所述有源区的侧壁紧贴或相邻的支撑结构，所述支撑结构的上表面低于所述衬底的上表面。
[0031]在一些实施例中，所述隔离沟槽的深度的范围在230nm至240nm之间，所述支撑结构的高度的范围在40nm至60nm之间。
[0032]在一些实施例中，所述有源区在垂直于所述衬底的方向上的投影沿第一方向延伸，且多个所述有源区沿第一方向排布；多个所述支撑结构沿第一方向排布在所述有源区的两侧。
[0033]在一些实施例中，所述半导体结构还包括：隔离结构，所述隔离结构位于所述隔离沟槽内。
[0034]在一些实施例中，所述半导体结构还包括：沿与第一方向相交的第二方向延伸的多条凹槽以及位于所述凹槽内的字线层，其中，所述凹槽位于所述隔离结构和所述有源区内，且所述凹槽将所述有源区分隔为一个中间部和两个端部。
[0035]在一些实施例中，在第一方向上，每一所述有源区的两侧中的每一侧均设置有3个所述支撑结构，且相邻的两个所述支撑结构之间设置有一条所述字线层。
[0036]本公开实施例提供的半导体结构及其制造方法，其中，所述制造方法包括：提供衬底；在所述衬底上形成第一介质层，所述第一介质层内具有多个刻蚀阻挡部；顺序刻蚀所述第一介质层、所述刻蚀阻挡部及所述衬底，以在所述衬底内形成隔离沟槽，所述隔离沟槽在所述衬底内限定出多个分立的有源区，其中，所述刻蚀阻挡部在所述衬底平面上的正投影与所述有源区的外周紧贴或相邻，且经所述刻蚀阻挡部的刻蚀阻挡作用，在位于多个所述刻蚀阻挡部的下方的隔离沟槽内形成多个与所述有源区的侧壁紧贴或相邻的支撑结构，所述支撑结构的上表面低于所述衬底的上表面。本公开实施例利用所述刻蚀阻挡部的刻蚀阻挡作用，在形成有源区的同时在所述隔离沟槽内形成多个与所述有源区的侧壁紧贴或相邻的支撑结构，所述支撑结构对所述有源区起到支撑作用，增加了所述有源区的稳定性，从而
降低或消除所述有源区发生倒塌或剥落的几率，提高了半导体结构的良率，且形成支撑结构的工艺与形成有源区的工艺相兼容，工艺简单。
[0037]本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书附图以及权利要求书变得明显。
附图说明
[0038]为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0039]图1为本公开实施例提供的半导体结构的制造方法流程框图；
[0040]图2a至图10b为本公开实施例提供的半导体结构的工艺流程图。
具体实施方式
[0041]下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
[0042]在下文的描述中，给出了大量具体的细节以便提供对本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：提供衬底；在所述衬底上形成第一介质层，所述第一介质层内具有多个刻蚀阻挡部；顺序刻蚀所述第一介质层、所述刻蚀阻挡部及所述衬底，以在所述衬底内形成隔离沟槽，所述隔离沟槽在所述衬底内限定出多个分立的有源区，其中，所述刻蚀阻挡部在所述衬底平面上的正投影与所述有源区的外周紧贴或相邻，且经所述刻蚀阻挡部的刻蚀阻挡作用，在位于多个所述刻蚀阻挡部的下方的隔离沟槽内形成多个与所述有源区的侧壁紧贴或相邻的支撑结构，所述支撑结构的上表面低于所述衬底的上表面。2.根据权利要求1所述的制造方法，其特征在于，所述第一介质层的刻蚀速率大于所述刻蚀阻挡部的刻蚀速率。3.根据权利要求1所述的制造方法，其特征在于，所述第一介质层包括第一介质子层和第二介质子层；在所述衬底上形成所述第一介质层及所述刻蚀阻挡部，包括：在所述衬底上形成所述第一介质子层；在所述第一介质子层上形成刻蚀阻挡材料层；图案化所述刻蚀阻挡材料层以形成多个所述刻蚀阻挡部；形成所述第二介质子层，所述第二介质子层覆盖所述刻蚀阻挡部及所述第一介质子层。4.根据权利要求1所述的制造方法，其特征在于，所述有源区在垂直于所述衬底的方向上的投影沿第一方向延伸，且多个所述有源区沿第一方向排布；多个所述刻蚀阻挡部在所述衬底平面上的正投影沿第一方向排布在所述有源区的两侧。5.根据权利要求4所述的制造方法，其特征在于，在第一方向上，每一所述有源区的两侧中的每一侧均与3个所述支撑结构紧贴或相邻。6.根据权利要求1所述的制造方法，其特征在于，所述第一介质层的材料包括氧化硅，所述刻蚀阻挡部的材料包括氮化硅。7.根据权利要求1所述的制造方法，其特征在于，在所述衬底上形成第一介质层之后，所述方法还包括：在所述第一介质层上形成掩膜叠层，在所述掩膜叠层上形成图案化掩膜层；以所述图案化掩膜层为掩膜刻蚀所述掩膜叠层形成目标掩膜图案；刻蚀所述第一介质层、所述刻蚀阻挡部及所述衬底，包括：以所述目标掩膜图案为掩膜刻蚀所述第一介质层、所述刻蚀阻挡部及所述衬底，以在所述衬底内形成所述隔离沟槽。8...

【专利技术属性】
技术研发人员：薛东，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：