集成电路装置制造方法及图纸

一种在断电方式中能有效地断开电源的集成电路装置，它连接在第一（接地）电源（２０）、供给正常电力的第二电源（１９）及断电时停止供电的第三电源（１８）上，有控制电路（ＮＤ２、ＩＶ２、ＮＤ１、ＩＶ１、ＮＲ１）、以及由Ｐ沟道晶体管（２６）及Ｎ沟道晶体管（２７）构成的ＣＭＯＳ型试验状态驱动电路（２８）。能可靠地防止从ＣＭＯＳ型试验状态驱动电路和输出端共同连接的另一ＣＭＯＳ型试验状态驱动电路流出的电流作为泄漏电流流入Ｐ沟道晶体管。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种集成电路装置，其特征在于，备有：施加第一恒定电位用的第一电源端；施加第二恒定电位用的第二电源端；施加可断电的第三恒定电位用的第三电源端；输出端；第一导电型ＭＯＳ晶体管，其源极端及背栅端绝缘性地分离，上述源极端连接在上 述第三电源端上，上述背栅端连接在上述第二电源端上，而且漏极端连接在上述输出端上；第二导电型ＭＯＳ晶体管，其漏极端连接在上述输出端上，背栅端及源极端连接在上述第一电源端上；连接在上述第二电源端及上述第三电源端上、检测其电位差的电位差检 测器；以及连接在上述电位差检测器上、利用其输出信号控制上述第一导电型ＭＯＳ晶体管的栅极端的电位的栅电位控制器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：奥村直人，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]