采用续流二极管的负载驱动电路制造技术

一种连接到电感性负载的回流闭合电路，该电路包括： 插入在该回流闭合电路中的续流二极管； 并联该续流二极管的ＭＯＳ晶体管； 两端连接到ＭＯＳ晶体管的栅极和漏极的电容器； 两端连接到ＭＯＳ晶体管的栅极和源极的电阻器；以及 控制单元，用于控制ＭＯＳ晶体管的栅极到源极电压，在续流二极管的恢复操作期间的预定时间周期内，通过由该电容器和该电阻器将栅极到源极电压提高到超过ＭＯＳ晶体管的给定阈值电压之值。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及驱动电感性负载的电路，尤其涉及其中采用续流二极管的电路。然而，功率MOSFET中嵌入的体二极管一般具有较差的恢复特性(即较差的反向恢复特性)，这样，导致较高的恢复浪涌电压和称为阻尼振荡的振荡现象。在某些情况下，这种不希望出现的现象将导致元件破裂和噪声产生。因此，体二极管较差的恢复特性妨碍其中包含此功率MOSFET的产品具有令人满意的性能。为了达到上述目的，作为本专利技术的一个方面，提供了一种连接到电感性负载的回流闭合电路，该电路包括在回流闭合电路中插入的续流二极管；与该续流二极管并联的MOS晶体管；两端连接到MOS晶体管的栅极和漏极的电容器；两端连接到MOS晶体管的栅极和源极的电阻器；以及控制单元，用于控制MOS晶体管的栅极到源极的电压，在续流二极管的恢复操作期间的预定时间周期内，通过电容器和电阻器将栅极到源极电压提高到超过MOS晶体管的给定阈值电压值。因此，当续流二极管在恢复(即反相恢复)操作时，该电容器和该电阻器允许MOS晶体管的栅极到源极的电压在一个特定的时间周期内被上拉超过预定的阈值。这样，续流二极管的恢复特性可以变得柔和(或平滑)，从而抑制了恢复浪涌。优选的是，设置该电容器以满足关系式Vth＜{(Cm+Cgd)/(Cm+Cgd+Cgs)}Vdd，其中Vth是MOS晶体管的阈值电压，Cm是电容器的值，Cgs是漏极接到电源电压的MOS晶体管的栅极和源极之间的电容值，Cgd是漏极接到电源电压的MOS晶体管的栅极和漏极之间的电容值，Vdd是电源的电压。特别地，最好设置该电容器以满足关系式Vth＜0.8{(Cm+Cgd)/(Cm+Cgd+Cgs)}Vdd。同样，最好设置该电阻器以满足关系式1×10-7＜Rm(Cm+Cgd+Cgs)＜5×10-6，其中Rm是电阻器的电阻值，Cm是电容器的电容值，Cgs是漏极接到电源电压的MOS晶体管的栅极和源极之间的电容值，Cgd是漏极接到电源电压的MOS晶体管的栅极和漏极之间的电容值。上述各个关系式对于优化该电路是有用的。如本专利技术第二个方面，提供一种续流二极管，包括第一种导电类型的半导体基片；第二种导电类型的续流二极管形成杂质扩散区域，形成在该半导体基片之第一表面的表面层部分中；阳极，形成在该第一表面上、以便接触该续流二极管形成杂质扩散区域；以及在该半导体基片的第二表面上形成的阴极，其中，从该半导体基片的第一表面上暴露出第一种导电类型的区域，在该续流二极管形成杂质扩散区域的表面层部分中部分地形成第一种导电类型的MOS晶体管杂质扩散区域，在暴露的第一种导电类型区域和MOS晶体管杂质扩散区域之间并经过栅极绝缘层之上形成栅极，该阳极接触到该续流二极管形成杂质扩散区域和该MOS晶体管杂质扩散区域。这种结构使得更容易将MOS晶体管嵌入到其中形成该续流二极管的芯片。如本专利技术的第三个方面，提供一种驱动电感性负载的负载驱动电路，其中两对或多对相互串联的二个功率MOS晶体管逐对连接到正和负电源线，包括用作续流二极管的体二极管的每个MOS晶体管以及相互连接到成对的两个功率MOS晶体管的线路连接到电感性负载，其中，通过控制每个功率MOS晶体管的栅极电压来轮流使成对的两个功率MOS晶体管工作。该负载驱动电路包括两端连接到每个功率MOS晶体管的栅极和漏极的电容器；两端连接到每个功率MOS晶体管的栅极和源极的电阻器；以及控制单元，用于控制每个功率MOS晶体管的栅极到源极电压，在续流二极管的恢复操作期间的一个预定时间周期内，通过由该电容器和该电阻器将该栅极到源极电压提高到超过功率MOS晶体管的给定阈值电压之值。因此，以上述相同的方式，可以使续流二极管的恢复特性变得柔和(或平滑)，因此抑制了恢复浪涌。这种负载驱动电路可以体现在不同的形式中。例如，外部续流二极管可以连接到MOS晶体管，而不是嵌入在MOS晶体管内。该MOS晶体管可以用IGBT(绝缘栅双极晶体管)元件来代替。作为本专利技术的第四个方面，其中包含每个功率MOS晶体管的芯片被安装在一金属片上。功率MOS晶体管的漏极经过该芯片电连接到该金属片，该金属片和栅极引线座连接到构成该电容器的片式电容器。这就向该电路提供了一种实用的结构。附图的简单描述在附图中附图说明图1示出用作变换器的常规负载驱动电路的配置；图2示出常规使用的功率MOS晶体管的外围电路；图3是根据常规技术用于U相的桥接电路的示意图；图4示出解释常规桥接电路的操作的时序图；图5是另一个常规的负载驱动电路的电路图；图6示出常规负载驱动电路使用的二极管芯片的剖面图；图7示出解释另一个常规负载驱动电路之操作的时序图；图8是根据本专利技术第一实施例、用作变换器的负载驱动电路的电路图；图9是包含在负载驱动电路中的功率MOS晶体管的剖面示意图；图10表示功率MOS晶体管和它的外围电路；图11A示出功率MOS晶体管和与之连接的电容器的安装结构；图11B示出沿着图11A的A-A线的剖面；图12是用于U相的桥接电路的示意图；图13示出解释U相的桥接电路之操作的时序图；图14是U相的桥接图，它用于验证实施例中桥接电路的优点；图15是功率MOS晶体管的等效电路图；图16示出通过前面的验证获得的示意图；图17是功率MOS晶体管的剖面图，它用于示出其操作；图18是功率MOS晶体管的另一个剖面图，它用于示出其操作；图19是功率MOS晶体管的另一个剖面图，它用于示出其操作；图20是功率MOS晶体管的又一个剖面图，它用于示出其操作；图21示出连接到功率MOS晶体管的元件的优化；图22A和22B是用于解释负载驱动电路之优化的时序图； 图23是用于U相的桥接电路，它用于与本专利技术实施例的电路相比较；图24示出从用于比较的桥接电路获得的示意图；图25是功率MOS晶体管的剖面图，它用于以比较的方式示出其操作；图26是功率MOS晶体管的另一个剖面图，它用于以比较的方式示出其操作；图27是功率MOS晶体管的外围电路的一种变型电路；图28是功率MOS晶体管的外围电路的另一种变型电路；图29示出根据本专利技术第二实施例的负载驱动电路的结构；图30示出负载驱动电路采用的二极管芯片的剖面图；图31示出解释负载驱动电路之操作的时序图；以及图32部分地示出根据一种变型的二极管芯片的剖面图。优选实施例的详细描述现在为了更好地理解本专利技术，以下首先将描述现有技术的设备用于与本专利技术进行比较。图1示出现有技术中用于驱动交流电机的三相桥接电路(即变换器)。在这个电路中，为U、V、W相的每一个提供两个功率晶体管，即总共六个功率晶体管T101到T106。每个功率晶体管T101(到T106)包含嵌入在其中的内部体二极管(用作续流二极管)D101(到D106)。图2示出连接到功率晶体管T101的外围电路，它代表了功率晶体管T101到T106。在这个电路中，控制电路101经过栅极驱动电路100驱动晶体管T101，使得负载进入加电状态。控制电路101还监控栅极电压Vg，因此控制电路101能够在激活状态完成时检测出栅极电压Vg小于预定的阈值。响应于这个检测，控制电路101接通晶体管T113以使功率晶体管T101的栅极端和源极端相互短路。如图3所做的假设，其中通过轮流接通和关断两个晶体管T101和T102来提供负载(线圈)电流。在这个配置中，到第一个晶本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：三浦昭二，牧野友厚，铃木文成，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：