谐振逻辑驱动器电路制造技术

公开了一种电子逻辑驱动器电路，用于在电源电位之间驱动电容负载，例如用于驱动在片（ｏｎ　　ｃｈｉｐ）或离片（ｏｆｆ　ｃｈｉｐ）逻辑电路元件。该驱动器电路包括转换器件，用于向或从两个主要电源电压转换电流；和两个耦合的电感器，其工作以存储从电源得到的能量。在工作时，耦合的电感器形成具有负载的ＬＣ谐振器，以致于存储在电感器中的能量能够被传输到负载或从负载传输，从而驱动负载电压中的变化。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及电子逻辑驱动器电路。更具体的，本专利技术涉及减少电子逻辑电路的功耗和电子逻辑电路内部信号的状态调节。电子电路以各种方式消耗功率。特别的，在至电路元件的输入信号改变状态时消耗功率。由于寄生电容的充电和放电而产生功耗，所述寄生电容与至电路元件的输入信号相关或与连接这些输入信号至信号驱动器的导线相关。功耗不在寄生电容自身上发生，而在信号驱动器的输出阻抗上发生。现代数字集成电路(IC)通常驱动大量的具有高电容负载的离片(off-chip)信号在相对的低频上工作，并从而消耗IC的整体功耗的有效(尽管很小)部分。IC还包括许多诸如时钟信号或地址线的全局在片(global on-chip)信号，这些信号横穿驱动许多内部信号的整个芯片。这些信号具有很高的寄生电容，但通常能够以非常高的速度工作。因此，这样的信号会消耗IC的整体功耗中适度高的部分。因此很希望这样的一种减少功耗的驱动器电路，其能够以与传统的在片驱动器相比较的速度驱动这样的在片信号
技术介绍
参照附图，为了说明的目的，附图说明图1示出了传统的CMOSIC反相器驱动器10，其将驱动器输出信号VD提供至互联12，该互联12接着将互联输出信号VO提供给负载14。其中，驱动器10被用作在片驱动器，负载14通常由到形成为同一IC的一部分的其它逻辑器件的输入组成，互联12形成于在片金属化层。由于它们的小尺寸，在片互联通常具有低串联电感。或者，在驱动器10被用作离片驱动器的情况，负载14通常由至安装在同一印刷电路板(PCB)的其它IC的输入引脚组成，互联12由IC插件内部的引线框导线(lead-frame conductor)和蚀刻在PCB上的导线的组合所组成。反相器驱动器10包括在正向干线电源(voltage rail)VDD和地面干线电源VSS之间的一个NMOS晶体管M1，该晶体管M1被串连到PMOS晶体管M2。由于通过将正电压施加到M1的栅极输入端使M1导通和通过将地电位施加到M2的栅极输入端使M2导通，所以，在稳态条件期间这两者中通常只有一个导电。因此，如果输入信号VC处于“低”电位(即接近VSS电位)，则驱动器输出信号VD被驱动至“高”电位(即接近VDD电位)，反之亦然。在输入信号VC在高和低电位之间转换期间，通常有一个晶体管M1和M2两者同时导电的短暂周期。图2示出了图1的电路的简化的电子模型。由与输出电阻R(ON)串联的可控开关SW模拟反相器驱动器10的输出。所述输出电阻表示处于“导通”状态的晶体管M1或M2中任一个的源-漏电阻。电容器C(IN)模拟晶体管M1和M2的输入(栅极)电容。由串联电阻RI和串联电感LI以及分布电容CI模拟互联12。分布电容CI通常小于负载电容CL，从而对于合理的精确度，可以将分布电容CI考虑作为负载电容CL的形成部分。图3a示出了当驱动器10被用作在片驱动器、输入信号VP被从“高”驱动到“低”时图1的信号VD和VO通常是如何变化的。在这种情况下，流入负载CL的电流被驱动器输出电阻R(ON)有效地限制，从而驱动器输出信号VD近似按指数规律地从“低”变化至“高”。由于互联电感和电阻比较小，导体输出信号VO仅被轻微的延迟并且过冲(overshoot)可以忽略。图3b示出了当驱动器10被用作离片驱动器、输入信号VP被从“高”驱动到“低”时图1的信号VD和VO通常是如何变化的。在这种情况下，流入负载CL的电流被驱动器输出电阻R(ON)和互联电感L1有效地确定。因此，尽管驱动器输出信号VD相当快的开始从“低”至“高”的转换，但是互联电感使互联输出信号VO以具有某种程度过冲的衰减正弦曲线的方式变化。在片信号通常被要求以非常高的速度工作，因此需要低数值的R(ON)。通过使驱动器10内部的驱动晶体管的沟道宽度相当大来实现这一要求。这意味着驱动器10的输入电容C(IN)可以与负载CL的值的三分之一一样多。对于离片驱动器的情形，R(ON)通常在相对项中被制作得大很多，以限制转换的速度和减少否则将会由于可感知的互联电感而产生的振铃和过冲。尽管通常存在一些如图3b中所示的过冲。由于希望较大的R(ON)，在驱动器10是离片驱动器时，对于给定的负载电容，驱动器10内部的驱动晶体管沟道宽度可以很小。因此在这一情形中驱动器10的输入电容C(IN)与负载电容CL相比非常小。在两种情形中，从电源得到的能量(忽略用于充电和放电C(IN)的)近似等于CV2，其中V是VDD和VSS之间的电位，C是CL的数字值。当输出从“高”至“低”时产生相似的波形，但是在这一情形中没有从VDD电源中得到功率。因此，当以频率f驱动所述输出时从VDD电源的获得功率是等于fCV2的平均值。这一功率很多被消耗在驱动器输出电阻R(ON)上。由于唯一的效果将是增加过冲和振铃量，所以，不能仅仅通过使R(ON)的值较小来减少功耗。在WO-A-97/09783中，本申请人示出通过作为能量存储机构来治理振铃可以将功耗，特别是离片驱动器的功耗典型地减少75％，所述振铃在负载14经由诸如PCB互联电感的可感知的电感被驱动时产生。这可以通过用如图4所示的另一个驱动器18代替驱动器10来实现，其中驱动器输出电压从“低”经过中间电压变化至“高”，或相反。至驱动器18的输入信号VC将一个控制电路产生的控制信号V5、V6和V7分别馈送给NMOS晶体管M3和M4以及PMOS晶体管M5的栅极。这些晶体管M3、M4和M5的漏极都连接至驱动器18的输出VS。晶体管M3和M5可以将输出信号VS分别连接至VSS和VDD，同时晶体管M4可以将输出连接至中间电压VHH。通常，晶体管M4被设计为具有比晶体管M3或M5中的任一个(或者当驱动器10被用作离片驱动器时是图1中的M1或M2)低的“导通”电阻。输出信号VS也经由被模拟为电感器LR的PCB互联12连接至负载14。图5示出了如果通过已经导通的晶体管M3将信号VS和VO已经在先充电至稳态VSS电位、但是此时M3处于截止状态情况下将导致的波形。在时间t1，晶体管M4长时间的导通。驱动器的输出VS快速移动至VHH电位。由于晶体管M4具有很低的“导通”电阻，因此互联输出信号VO电压过冲VHH电位并几乎到达电位VDD，并且以下面的等式1.1给定的谐振频率f(r)正弦的振铃(ring)。f(r)=12ΠLC---(1.1)]]>流经晶体管M4的电流方向是交变的，并在晶体管M4的两端产生很小的压降，从而使驱动器的输出电压VS稍稍偏离VHH电位。由于在晶体管M4中和与负载相关的各种耗损机构中消耗了少量的功率，振动的幅度逐渐的减少。图6示出了如何在时间t2抑制(arrest)图5描述的正弦振荡(即在一个完整振荡的一半之后)。可以以很低的功耗来实现所需要的互联输出信号VO的转换。驱动器输出信号VS被保持在或接近VHH电位，直至互联输出信号VO达到第一最大值。然后通过使晶体管M4截止和使晶体管M5导通使信号VS的电位上升至VDD。图6还示出了响应用于低-高和高-低转换的输入V1所需要的控制信号V5、V6和V7的顺序。驱动器18随后提供处于两步上升或下降阶梯形式的输出信号VS。通过利用互联电感LR和负载CL之间的谐振，这允许互联输出信号VO在VS信号被保持在中间电平本文档来自技高网...

【技术保护点】
一种电子驱动器电路，用于在两个电位之间驱动电容负载，该驱动器电路包括　　　　ａ．转换器件，用于向或从两个电源转换电流；和　　　　ｂ．两个耦合的电感器，用于存储从所述电源得到的能量；其中　　　　ｃ．耦合的电感器与所述负载一起形成一个ＬＣ谐振器，以致于存储在电感器中的能量能够被传输到负载或从负载传输，从而驱动负载电压的变化。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：杰弗里P哈维，
申请(专利权)人：米达斯格林有限公司，
类型：发明
国别省市：GB[英国]