芯片防静电保护电路制造技术

本实用新型专利技术公开了一种芯片防静电保护电路，包括一钳位二极管和－Ｎ型晶体管，钳位二极管阴极接芯片内部电路的外部信号输入端，阳极接地；Ｎ型晶体管的栅极、漏极共接在芯片内部电路的外部信号输入端，源极接地；Ｎ型晶体管的开启电压高于外部输入信号的工作电压且小于钳位二极管的反向击穿电压，而且所述Ｎ型晶体管的栅和结的击穿电压以及芯片内部电路的栅和结的击穿电压高于钳位二极管的反向击穿电压。采用该芯片防静电保护电路能大大提高防静电保护的能力。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

芯片防静电保护电路
本专利技术涉及半导体集成电路，特别涉及一种芯片防静电保护电路。技术背景随着半导体芯片的运用越来越广泛，运用范围和领域越来越大，所涉 及到的静电损伤也越来越多。通常穿尼龙制品的人体静电可能达到21,000V的高压，750V左右的放电可以产生可见火花，而仅10V左右的电 压就可能毁坏没有静电保护(electrostatic discharge, ESD)的芯片，现 在已经有很多种防静电保护设计和应用，通常有栅接地的N型场效应晶体 管(Gate Grounded NMOS， GG丽OS)保护电路、二极管保护电路、可控硅(Silicon Controlled Rectifier ， SCR)电路等等。栅接地的N型场效 应晶体管(Gate Grounded NM0S ， GGNMOS)保护电路如图1所示，它实 现防静电保护的工作过程是首先是静电使此晶体管的漏极电压不断上 升，当漏极电压上升到结的击穿电压(Breakdown Voltag)时，漏极将产生 一个较大的击穿电流，此电流流向衬底，从而在电流通路上形成一定的压 降，当压降达到一定程度的时候，漏极，衬底和源本文档来自技高网...

【技术保护点】
一种芯片防静电保护电路，其特征在于，包括一钳位二极管和一Ｎ型晶体管，钳位二极管阴极接芯片内部电路的外部信号输入端，阳极接地；Ｎ型晶体管的栅极、漏极共接在芯片内部电路的外部信号输入端，源极接地；Ｎ型晶体管的开启电压高于外部输入信号的工作电压且小于钳位二极管的反向击穿电压，而且所述Ｎ型晶体管的栅和结的击穿电压以及芯片内部电路的栅和结的击穿电压高于钳位二极管的反向击穿电压。

【技术特征摘要】
1、一种芯片防静电保护电路，其特征在于，包括一钳位二极管和一N型晶体管，钳位二极管阴极接芯片内部电路的外部信号输入端，阳极接地；N型晶体管的栅极、漏极共接在芯片内部电路的外部信号输入端，...

【专利技术属性】
技术研发人员：钱文生，刘俊文，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：实用新型
国别省市：31[中国|上海]