快速触发的静电保护电路及其方法技术

本发明专利技术涉及一种快速触发的静电保护电路，在一正静电电压产生时，可在分流晶体管的栅极上产生一瞬时的负电压。本发明专利技术的静电保护电路较传统使用栅极耦合Ｎ型晶体管（ＧＣＮＭＯＳ）的静电保护电路具有更佳的静电保护功效，特别适用于使用栅极氧化层厚度在４０＊或以下的晶体管。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种静电保护电路，特别涉及一种可快速触发分流晶体管进入跳通状态(snap back)的静电保护电路。
技术介绍
N型金氧半(NMOS)晶体管可以做为静电保护的装置。以栅极耦合至栅极驱动信号的晶体管为例，NMOS晶体管在一互补金氧半缓冲器(CMOS buffer)中做为拉降(pull down)晶体管使用，以驱动输出信号。再以栅极接地的晶体管为例，NMOS晶体管用以提供一输入接脚或电源总线的静电保护。NMOS晶体管进行静电保护的方式是利用NMOS晶体管的崩溃(avalanchebreakdown)及跳通现象(snap back)来达成。此种现象在初始时，位于漏极接合面的大电场所引起的冲击离子化(impact ionization)现象会同时产生多数(majority)与少数(minority)载流子。少数载流子会被收集在漏极，多数载流子则流向P型基底或P井区的接触窗(contact)而在P井区内形成一局部电位。当基底的局部电位较邻近的N+源极电位高出0.8V时，源极接合面便形成顺向偏压。顺偏的源极接合面会注入少数载流子至P井区中。部分注入的少数载流子在基底中被重新结合本文档来自技高网...

【技术保护点】
一种快速触发的静电保护电路，当一静电电压在一第一节点上产生时，提供至一第二节点的静电放电路径，其特征在于，包括：一第一晶体管，漏极耦接至该第一节点，源极耦接至该第二节点，当该第一节点上的该静电电压到达一触发电压值时，进入一跳通状态而 提供该静电放电路径；以及一静电瞬时负电压产生器，当该静电电压在该第一节点上产生时，接收该静电电压而输出一负电压至该第一晶体管的栅极，降低该触发电压值。

【技术特征摘要】
1.一种快速触发的静电保护电路，当一静电电压在一第一节点上产生时，提供至一第二节点的静电放电路径，其特征在于，包括一第一晶体管，漏极耦接至该第一节点，源极耦接至该第二节点，当该第一节点上的该静电电压到达一触发电压值时，进入一跳通状态而提供该静电放电路径；以及一静电瞬时负电压产生器，当该静电电压在该第一节点上产生时，接收该静电电压而输出一负电压至该第一晶体管的栅极，降低该触发电压值。2.如权利要求1所述的快速触发静电保护电路，其特征在于，还包括一整流电路，接收该负电压并进行整流后，输出该整流后的负电压至该第一晶体管的栅极。3.如权利要求1所述的快速触发静电保护电路，其特征在于，该静电瞬时负电压产生器包括一瞬时振荡器，当该静电电压在该第一节点上产生时，接收该静电电压而输出一振荡信号；以及一第一电容，一端连接以接收该振荡信号，另一端耦接至该第一晶体管栅极。4.如权利要求3所述的快速触发静电保护电路，其特征在于，还包括一第二晶体管，其漏极与栅极共同耦接至该第一晶体管栅极，源极耦接至该第二节点。5.如权利要求3所述的快速触发静电保护电路，其特征在于，该瞬时振荡器包括一反向门，包括至少一反向逻辑门；一系列的反向器群，相互串连且包括一第一反向器，其输入端连接至该反向门的输出端，还包括一最后反向器，其输出端连接至该反向门的第一输入端；以及一第二电阻，耦接于该反向门的第二输入端。6.如权利要求5所述的快速触发静电保护电路，其特征在于，还包括一第二电容，耦接于该反向门的第二输入端。7.如权利要求5所述的快速触发静电保护电路，其特征在于，该反向门为一或非门，该第二电阻还耦接至该第一节点。8.如权利要求5所述的快速触发静电保护电路，其特征在于，该反向门为一与非门，该第二电阻还耦接至该第二节点。9.如权利要求1所述的快速触发...

【专利技术属性】
技术研发人员：林锡聪，陈伟梵，连振炘，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]