布线封装和其制造方法技术

本公开的至少一些实施例涉及一种布线结构和一种用于制造布线结构的方法。所述布线结构包含导电结构、第一扇出结构和第二扇出结构。所述第一扇出结构安置在所述导电结构上，且包含第一电路层。所述第二扇出结构安置在所述导电结构上，且包含第二电路层。所述第一电路层的厚度与所述第二电路层的厚度不同。路层的厚度与所述第二电路层的厚度不同。路层的厚度与所述第二电路层的厚度不同。

【技术实现步骤摘要】
布线封装和其制造方法


[0001]本公开涉及一种包括不同扇出结构的布线结构，以及其制造方法。具体地说，不同扇出结构的功能不同。

技术介绍

[0002]随着电子行业的快速发展以及半导体处理技术的进步，半导体芯片与增大数目的电子部件集成以实现改进的电气性能和额外功能。因此，半导体芯片具备更多的输入/输出(I/O)连接。为了制造包含具有增大数目的I/O连接的半导体芯片的半导体封装，用于承载半导体芯片的半导体衬底的电路层在大小上可能相应地增大。因此，混合扇出衬底技术(hybrid fan
‑
out substrate technique)正在发展中。

技术实现思路

[0003]在一些实施例中，根据本公开的一个方面，一种布线结构包含导电结构、第一扇出结构和第二扇出结构。所述第一扇出结构安置在所述导电结构上，且包含第一电路层。所述第二扇出结构安置在所述导电结构上，且包含第二电路层。所述第一电路层的厚度与所述第二电路层的厚度不同。
[0004]在一些实施例中，根据本公开的一个方面，一种布线结构包含导电结构、第一扇出结构以及第二扇出结构。所述第一扇出结构和所述第二扇出结构安置在所述导电结构上。所述第一扇出结构中传输的信号与所述第二扇出结构中传输的信号不同。
[0005]在一些实施例中，根据本公开的另一方面，公开一种用于制造布线结构的方法。所述方法包含：提供导电结构，所述导电结构具有至少一个电介质层和安置在所述至少一个电介质层上的电路层；安置第一扇出结构在所述导电结构上；安置第二扇出结构在所述导电结构上，所述第二扇出结构邻近所述第一扇出结构；以及在所述第一扇出结构中形成第一导通孔且在所述第二扇出结构中形成第二导通孔，其中所述第一导通孔和所述第二导通孔与所述导电结构的所述电路层接触。
附图说明
[0006]当结合附图阅读时，易于根据以下详细描述理解本公开的各方面。应注意，各种特征可能未按比例绘制。实际上，为了论述清楚起见，可能任意增大或减小了各种特征的尺寸。
[0007]图1说明根据本公开的一些实施例的布线结构的布局。
[0008]图2说明根据本公开的一些实施例的布线结构的截面图。
[0009]图2A说明根据本公开的一些实施例的组件结构的截面图。
[0010]图3A说明根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。
[0011]图3B说明根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多
grid arrays,BGA)。
[0023]根据电路布局，第一扇出结构2和第二扇出结构2'的布局分别设计成用于串行器和解串器信号和电源/接地信号(power/ground signals)。
[0024]图2是根据本公开的一些实施例的布线结构1的截面图。布线结构1包含第一扇出结构2、第二扇出结构2'和导电结构3。第一扇出结构2和第二扇出结构2'并排安置。
[0025]第一扇出结构2通过第一中间层(或第一接合层)12安置在导电结构3上且附接到所述导电结构3。第一中间层12插置或安置在第一扇出结构2与导电结构3之间以将第一扇出结构2与导电结构3接合在一起。即，第一中间层12粘附到第一扇出结构2的底面22和导电结构3的顶面。在一些实施例中，第一中间层12可以是由粘性材料固化的粘附层(例如，包含固化粘性材料，例如粘性聚合材料)。
[0026]第二扇出结构2'通过第二中间层(或第二接合层)12'安置在导电结构3上且附接到所述导电结构3。第二中间层12'插置或安置在第二扇出结构2'与导电结构3之间以将第二扇出结构2'与导电结构3接合在一起。即，第二中间层12'粘附到第二扇出结构2'的底面22'和导电结构3的顶面。在一些实施例中，第二中间层12'可以是由粘性材料固化的粘附层(例如，包含固化粘性材料，例如粘性聚合材料)。在一些实施例中，第一扇出结构2与第二扇出结构2'分离，且第一中间层12与第二中间层12'分离。
[0027]在一些实施例中，中间层12、12'的材料是透明的，且可通过人眼或机器看透。即，人眼或机器可从第一扇出结构2的上表面(或顶面)21和第二扇出结构2'的顶面辨识或检测到邻近于导电结构3顶面的标记。在一些实施例中，中间层12、12'基本上不具有例如玻璃纤维的加强材料。即，中间层12、12'可不含例如玻璃纤维的加强材料，且可包含树脂的均质材料成分。或者，中间层12、12'可包含例如玻璃纤维的少量加强材料，例如约5重量％或更少、约3重量％或更少，或约2重量％或更少。另外，中间层12、12'的材料可包含绝缘膜，例如味之素堆积膜(Ajinomoto build
‑
up film,ABF)。第一中间层12的材料或功能可与第二中间层12'的材料或功能相同或不同。
[0028]导电结构3包含至少一个电介质层30和与电介质层30接触的至少一个电路层32。所述至少一个电路层32可安置在电介质层30上或内嵌于所述电介质层30中。电路层32可以是经图案化导电层。电路层32的L/S可大于或等于约10μm/约10μm。在一些实施例中，导电结构3可类似于进一步包含核心部分31的核心衬底，且可呈晶片型、面板型或条带型。导电结构3还可被称作“堆叠结构”或“低密度导电结构”或“低密度堆叠结构”。导电结构3的电路层32还可被称作“低密度电路层”。导电结构3包含多个电介质层30、多个电路层32以及竖直连接到电路层32的至少一个内导孔(inner via)33。
[0029]核心部分31界定延伸穿过核心部分31的多个贯通孔。互连导通孔39安置或形成在每一贯通孔中以用于竖直连接。在一些实施例中，每一互连导通孔39包含基底金属层391和绝缘材料392。基底金属层391安置或形成在贯通孔的侧壁上，且界定中心贯通孔。绝缘材料392填充由基底金属层391界定的中心贯通孔。在一些实施例中，互连导通孔39可省略绝缘材料，且可包含填充贯通孔的块状金属材料。互连导通孔39接触电路层32。
[0030]在一些实施例中，导电结构3的至少一个电介质层30基本上不具有例如玻璃纤维的加强材料。即，导电结构3的电介质层30可不含例如玻璃纤维的加强材料，且可包含树脂的均质材料成分。或者，导电结构3的电介质层30可包含例如玻璃纤维的少量加强材料，例
如约5重量％或更少、约3重量％或更少，或约2重量％或更少。另外，导电结构3的电介质层30的材料可包含绝缘膜，例如ABF。
[0031]第一扇出结构2包含上表面21和与上表面21相对的下表面(或底面)22。第一扇出结构2包含至少一个电介质层20和与电介质层20接触的至少一个第一电路层24。第一扇出结构2包含至少一个第一导通孔(through via)14。第一扇出结构2包含多个电介质层20、多个第一电路层24和多个内导孔25。在一些实施例中，第一扇出结构2可类似于无核心衬底，且可呈晶片型、面板型或条带型。第一扇出结构2还可被称作“堆叠结构”或“高密度导电结构”或“高密度本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种布线结构，其包括：导电结构；第一扇出结构，其安置在所述导电结构上且包含第一电路层；以及第二扇出结构，其安置在所述导电结构上且包含第二电路层，其中所述第一电路层的厚度与所述第二电路层的厚度不同。2.根据权利要求1所述的布线结构，其中所述第一电路层的所述厚度大于所述第二电路层的所述厚度。3.根据权利要求2所述的布线结构，其中所述第一扇出结构的厚度小于所述第二扇出结构的厚度。4.根据权利要求1所述的布线结构，其中所述第一扇出结构的所述第一电路层是串行器和解串器电路。5.根据权利要求1所述的布线结构，其中所述第一电路层的密度大于所述第二电路层的密度。6.根据权利要求1所述的布线结构，其还包括接合所述第一扇出结构和所述导电结构的第一中间层，以及接合所述第二扇出结构和所述导电结构的第二中间层。7.根据权利要求6所述的布线结构，其中所述第一扇出结构包含第一导通孔，所述第一导通孔从所述第一扇出结构的上表面延伸到所述第一中间层中。8.根据权利要求7所述的布线结构，其中所述第一导通孔穿过所述第一电路层且与所述导电结构的电路层电接触。9.根据权利要求8所述的布线结构，其中所述第一扇出结构和所述第二扇出结构通过所述导电结构的所述电路层彼此电连通。10.根据权利要求1所述的布线结构，其中所述第一扇出结构的所述第一电路层的线宽/线距小于所述第二扇出结构的所述第二电路层的线宽/线距。11.根据权利要求1所述的布线结构，其中所述第二扇出结构包含上电路层，其安置在所述第二扇出结构的上表面上，且所述上电路层界定半导体设备装置安装区域。12.一种布线结构，其包括：导电结构；第一扇出结构，其安置在所述导电结构上；以及第二扇出结构，其安置在所述导电结构上，...

【专利技术属性】
技术研发人员：黄志亿，王陈肇，洪宓君，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：