碳化硅-氧化物层叠体及其制造方法以及半导体装置制造方法及图纸

一种碳化硅－氧化物层叠体的制造方法，通过热氧化处理，在ＳｉＣ基板（１０）上形成作为主要由ＳｉＯ↓［２］构成的氧化物层即栅极绝缘膜（７’）之后，在腔室（２０）内的惰性气体气氛中进行退火。此后，在设置有真空泵（３１）的腔室（３０）内设置ＳｉＣ基板（１０），并在超过１１００℃且不足１２５０℃的高温下，将碳化硅－氧化物层叠体Ａ暴露于被减压的ＮＯ气体气氛中，则氮会扩散到栅极绝缘膜（７’）内，从而可获得在下部具有氮浓度高的区域且相对介电常数在３．０以上的、作为含Ⅴ族元素氧化物层的栅极绝缘膜（７）。也可以降低含Ⅴ族元素氧化物层－碳化硅层之间的界面区域的界面能级密度。本发明专利技术提供一种用于制作低损耗且高可靠性的ＭＩＳＦＥＴ等的碳化硅－氧化物层叠体，及其制造方法以及半导体装置。

【技术实现步骤摘要】

本专利技术涉及具有碳化硅层的碳化硅—氧化物层叠体和其制造方法，以及使用它的半导体装置。
技术介绍
近年来，碳化硅(SiC)由于具有Si与C以1∶1的组成比结合而成的结构，与其他宽能带隙(wide band gap)半导体材料相比具有更高的耐绝缘破坏性，因此被期待适用于低损耗的功率器件(power device)。在将SiC应用于功率器件的情况下，利用通过对SiC进行热氧化能在SiC层上形成优质的SiO2膜的特点，可将其应用于具有绝缘栅极型晶体管即SiC-MISFET结构的电力驱动用SiC设备。为实现具有SiC-MISFET结构的低损耗功率器件，必须要大幅降低栅极绝缘膜中、和SiC层—栅极绝缘膜之间的界面部上的缺陷，实现200cm2/Vs以上的沟道迁移率。在这里，利用主面为(11-20)面的4H-SiC(11-20)基板形成的翻转型MISFET，可以达到200cm2/Vs以上的沟道迁移率，但是4H-SiC(11-20)基板不适用于批量生产，从而很难成为真正的设备用基板。另一方面，至今已提出了很多在适于批量生产的SiC(0001)面的基板上形成栅极绝缘膜的技术(例如，非专利文献1)。其中，最标准的工艺如下在1100℃以上的高温下，在干式或者湿式的气氛中形成热氧化膜，然后在氩气氛中对该热氧化膜进行退火处理，接着在含有高浓度水蒸气的氧气气氛中，进行950℃、3小时的POA，形成栅极绝缘膜。在不进行用于形成栅电极的高温热处理的条件下，形成于具有凹凸大小为10nm以下的平坦表面的4H-SiC(0001)基板上的翻转型MISFET，具有50cm2/Vs左右的沟道迁移率。 L.A.Lipkin and J.A.Palmer，J.Electron.Mater.25，909(1999)G.Y.Chung，C.C.Tin，J.R.Williams，K.McDonald，R.K.Chanara，RobertA.Weller，S.T.Pantelide，Leonard C.Feldman，O.W.Holland，M.K.Das，andJohn W.Palmour，“Improved Inversion Channel Mobility for 4H-SiCMOSFETs Following High Temperature Anneals in Nitric Oxide”IEEEElectron Device Lett.，vol.22，pp.176-178，2000)然而，具有由通过上述的标准工艺形成的热氧化膜构成的栅极绝缘膜的MISFET，如果在形成栅电极的时候在950℃以上进行热处理，则实用中的沟道迁移率劣化至20cm2/Vs以下。另外，在表面上具有台阶的、平坦程度差的4H-SiC(0001)基板上适用该标准工艺而形成的MISFET的沟道迁移率是10cm2/Vs以下，而且SiC基板表面上的沟道迁移率具有很大的各向异性。其中，在沿着台阶的方向流过大电流，而与此相对，在台阶的横切方向，电流量则下降一个位数。从而，要将这些技术适用于实用设备中，还存在很大的障碍。
技术实现思路
本专利技术是鉴于以上的事实而提出的，其目的在于提供一种在碳化硅层上备有高质量的氧化物层的碳化硅—氧化物层叠体及其制造方法，进而使实现具有高沟道迁移率和高电流驱动力的、备有碳化硅—MISFET结构的功率器件和MIS电容器成为可能。本专利技术的碳化硅—氧化物层叠体中，在碳化硅层上设置有至少在下部具有氮、磷等V族元素的浓度高的区域且相对介电常数为3.0以上的含V族元素氧化物层。这样可以在含V族元素氧化物层—碳化硅层的界面附近的区域降低界面能级，同时获得高的相对介电常数。从而，将碳化硅—氧化物层利用在MISFET的时候，可以获得高的电流驱动力和高的载流子迁移率。含V族元素氧化物层的下部上的V族元素浓度分布中，峰值部的半值宽度优选在5nm以下。含V族元素氧化物层优选是由其母材通过热氧化形成的SiO2膜。在V族元素是氮或者磷的情况下，通过使含V族元素氧化物层的下部上的V族元素浓度的最大值为1×1020cm-3以上、1×1022cm-3以下，可以获得显著的相对介电常数的提高效果和界面能级密度的降低效果。含V族元素氧化物层和所述碳化硅层界面附近区域上的界面能级密度，从由传导带和价电子带中任意选择的至少一个带端开始在0.15～0.4eV范围的区域内，优选在1×1012cm-3/eV以下。本专利技术的半导体装置中，在碳化硅层上设置有含V族元素氧化物层，且在含V族元素氧化物层设置有栅电极，且在碳化硅层上设置有第1导电型杂质扩散区域、沟道区域、以及第2导电型接触区域，该第2导电型接触区域是在夹持着杂质扩散区域并与沟道区域相对的位置上经蚀刻去除表面部而形成的。这样可以去除接触区域的V族元素浓度高的区域，因而可获得沟道迁移率高的半导体装置。本专利技术的第一种碳化硅—氧化物层叠体的制造方法中，在碳化硅层的表面上形成氧化物层之后，将该氧化物层在高于1100℃且低于1250℃的温度范围内暴露于含有含V族元素气体的气氛中，从而将所述氧化物层变更为相对介电常数在3.0以上的含V族元素氧化物层。通过该方法，可以防止含V族元素氧化物层的特性的劣化，同时能有效地将V族元素扩散到含V族元素氧化物层内，因此可以在含V族元素氧化物层-碳化硅层的界面附近的区域降低界面能级，同时获得高的相对介电常数。从而，有助于形成具有高电流驱动力和高载流子迁移率的MISFET。含有含V族元素气体的气氛优选为减压至6.67×103Pa以上且5.33×104Pa以下范围的气氛。通过热氧化形成氧化物之后，为了暴露于含有含V族元素气体的气体中，可通过在惰性气体气氛中对氧化物层进行退火，使氧化层成为更加致密的膜。在形成氧化膜的工序中，在惰性气氛中进行退火之后，最好在850℃以上950℃以下的温度下，再在氧化性气体气氛中进行氧化处理。含V族元素气体中优选含有氮或者磷，且在这种情况下，作为含V族元素气体优选从NO气体、N2O气体、NO2气体、PH3气体中选择的至少一种气体。本专利技术的第二种碳化硅-氧化物层叠体的制造方法中，在碳化硅层的表面上形成第1氧化物层之后，再将该第1氧化物层暴露于含有含V族元素气体的气氛中，形成第2氧化物层，然后通过在900℃以上1100℃以下的温度下的惰性气体气氛中进行退火，将由所述第一、第2氧化物层构成的含V族元素氧化物层变化为相对介电常数在3.0以上的含V族元素氧化物层。通过该方法，可以防止氧化物层的特性的劣化，同时能有效地将V族元素扩散到含V族元素氧化物层内，因此可以在含V族元素氧化物层-碳化硅层的界面附近的区域降低界面能级，同时，获得高的相对介电常数。从而，有助于形成具有高电流驱动力和高载流子迁移率的MISFET。含有含V族元素气体的气氛优选为减压至6.67×103Pa以上且5.33×104Pa以下范围的气氛。在形成氧化膜的工序中，优选形成厚度不足20nm的热氧化膜，而在暴露于含有含V族元素气体的气体气氛的工序中，作为含V族元素气体优选从NO气体、N2O气体、NO2气体、以及PH3气体中选择的至少一种气体。本专利技术的碳化硅—氧化物层叠体或者其制造方法，可供具有高电流驱动力和高载流子迁移率的MISFET等的制造过程本文档来自技高网...

【技术保护点】
一种碳化硅－氧化物层叠体，其特征在于，具有碳化硅层，和设置于所述碳化硅层上且至少在下部具有Ⅴ族元素浓度高的区域而且相对介电常数在３．０以上的含Ⅴ族元素氧化物层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：山下贤哉，北畠真，楠本修，高桥邦方，内田正雄，宫永良子，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]