横向耗尽结构的场效应晶体管制造技术

揭示了一种场效应晶体管器件及其制作方法。该器件包括从半导体基片主表面伸入半导体基片预定深度的条形槽，该条形槽包含的第二导电率型半导体材料在与半导体基片形成的界面形成一个ＰＮ结。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例涉及MOSFET(金属氧化物半导体场效应晶体管)器件等场效应晶体管及其制作方法。
技术介绍
功率MOSFET器件是众所周知的，并已应用于许多场合，示例性应用包括汽车电子设备、便携电子设备、电源与电信设备。功率MOSFET器件的一个主要电学特性是其漏源通态电阻(RDS(on))，定义为漏电流遇到总电阻，正比于MOSFET等通时的功率耗用量.在垂向功率MOSFET器件中，该总电阻包括若干电阻分量，包括逆变沟道电阻(沟道电阻)、启动基片电阻、外延部电阻和其它电阻。外延部一般为层形式，可称作“外延层”。减小一个或多个这类MOSFET器件分量电阻，可降低MOSFET器件中的RDS(on).希望降低RDS(on)，例如降低MOSFET器件的RDS(on)可减少其功耗，还可削减浪费的热耗散。降低MOSFET器件的RDS(on)最好不有害地影响其它MOSRFT特性，诸如该器件的最大击穿电压(BVDSS)。在最大击穿电压下，MOSFET中反偏置的外延层/井二极管击穿，导致大量不受控的电流在源漏间流动。还希望尽量增大MOSFET器件的击穿电压而不增大RDS(on)。例如增大外延层电阻率或增加外延层厚度，就能增大MOSFET器件的击穿电压，但增大外延层厚度或外延层电阻率会不希望地增大RDS(on)。希望提供一种击穿电压高而RDS(on)低的MOSFET器件。本专利技术的实施例解决了此类问题。
技术实现思路
本专利技术诸实施例针对MOSFET器件与制造方法。MOSFET器件具有低的RDS(on)与高的击穿电压，如按目前的技术水平，在本专利技术的实施例中，与普通的200伏N的沟槽MOSFET相比，示例的200伏N沟槽MOSFET的RDS(on)可减小80％，同时保持高的击穿电压。本专利技术一个实施例涉及一种场效应晶体管器件，包括具有主表面和漏区的第一导电率型半导体基片；形成在半导体基片里表的第二导电率型井区；形成在井区里的第一导电率型源区；形成在源区附近的沟槽栅极；和从半导体基片主表面伸入半导体基片预定深度的条形槽。条形槽包含第二导电率型的半导体材料，在与半导体基片形成的界面形成PN结。本专利技术另一实施例涉及形成场效应晶体管器件的方法，包括在第一导电率型的半导体基片中形成第二导电率型井区，半导体基片具有主表面与漏区；在井区内形成第一导电率型的源区；在源区附近形成沟槽栅极；形成从半导体基片主表面伸入半导体基片预定深度的条形槽；和在条形槽内淀积第二导电率型的半导体材料。本专利技术再一实施例涉及形成场效应晶体管器件的方法，包括a)在具有主表面和漏区的第一导电率型的半导体基片内形成第二导电率型井区；b)在井区内形成第一导电率型源区；c)在源区附近形成栅极；d)形成从半导体基片主表面伸入半导体基片预定深度的条形槽；和e)在条形槽内淀积第二导电率型的半导体材料，其中步骤a)～c)中至少有一个再现在步骤e)之后。下面参照附图详述本专利技术诸实施例。附图简介附图说明图1(a)～1(f)示出普通垂向沟槽MOSFET器件的示意截面图，这些图表明，当施加增大的反偏压时，垂向扩展耗尽区。图2(a)～2(f)示出本专利技术一实施例的垂向沟槽MOSFET器件的示意截面图，这些图表明，当施加增大的反偏压时，水平扩展耗尽区。图3(a)～3(f)示出本专利技术一实施例的垂向沟槽MOSFET器件的示意截面图，这些图表明，当施加增大的反偏压时，水平扩展耗尽区。图4是一条形图，示出击穿电压额定值不同的各种MOSFET器件中组成RDS(on)的诸电阻分量。图5是本专利技术一实施例的沟槽MOSFET器件的曲线图，对具有反向伏安曲线的普通沟槽MOSFET器件比较了反向伏安曲线。图6是具有不同P条深度的沟槽MOSFET器件的曲线图，示出了反向伏安曲线，曲线示出改变P条深度对BVDSS的作用。图7是具有不同P条宽度的沟槽MOSFET器件的曲线图，示出了反向伏安曲线，曲线示出改变P条宽度对BVDSS的作用。图8(a)～8(d)是截面图，示出本专利技术一实施例形成MOSFET器件的方法。图8(e)示出MOSFET器件的截面图，其中条具有P衬里与介质内部分。特定实施例的描述专利技术人发现，为增大MOSFET击穿电压额定值，MOSFET中外延层的电阻变成越来越主要的RDS(on)分量，如计算机模拟指出，对于30伏的N沟槽MOSFET器件，外延层电阻约占特定RDS(on)的30％或以上。在MOSFET器件另一例中，对于200伏N沟槽MOSFET器件，外延层电阻占总特定RDS(on)的75～90％。因而尤其对较高电压应用而言，希望减小外延层电阻，从而减小相应MOSFET器件的RDS(on)。减小RDS(on)最好不劣化MOSFET器件的击穿电压特性。为示明本专利技术的实施例，准备了许多数字实例。应该理解，这里提供的数字实例诸如击穿电压、RDS(on)等，只用于示例目的。应用中的各种数值可以明显地或不明显地变化，视所用的特定半导体制造工艺尤其是半导体工艺将来的发展而定。在正常操作状态下，在外延层与同外延层相对导电率型井区之间的结处形成耗尽区，得出沟槽或平面DMODFET(双扩散型金属氧化物半导体场效应晶体管)的最大击穿电压(BVDSS)。在结两端加上反偏压而形成该耗尽区。在击穿电压下，反偏置的外延层/井二极管击穿，大量电流开始流动。栅源短接时，电流在源漏间通过雪崩倍增过程流动。可参照图1(a)～1(f)描述在普通沟槽MOSFET器件中形成耗尽区，这些图示出普通垂向沟槽MOSFET器件的示意截面图，各个截面图都示出半导体基片29主表面的多种栅结构45。半导体基片29包括N-外延层32和漏区31。图(a)中，示出了N+源区、P-井和P+体区。为了清楚地示出水平耗尽效应，图1(b)～1(f)、2(a)～2(f)和3(a)～3(f)未示出N+源区与P+体区。在该实例中，N-外延层32的电阻率为5.0Ω-cm，外延层掺杂浓度Na(epi)为1×1015cm-3，N-外延层32的厚度为20微米。该器件还具有16.5微米的“有效”外延层厚度(有时称为“有效外延”)，它是在计反了从N+漏区31向上扩散的原子并在半导体基片29中形成了掺杂区等区域(如P-井)以后的外延层厚度。例如，有效外延层厚度可能基本上等于P+体或P-井底部与N-外延层32中从N+基片31向上扩散施主的终点间的距离。器件的有效外延层还可包括该器件的漂移区。图1(a)～1(f)还示出了施加不同反偏压时建立的最大电场(Emax)。如图所示，增大反偏压时，也提高了Emax。对于给定的掺杂浓度，若Emax超过临界电场，就出现雪崩击穿，因此希望Emax小于该临界电场。图1(a)～1(f)分别示出对普通沟槽MOSFET器件施加0伏、10伏、50伏、100伏、200伏和250伏增大的反偏压时耗尽区50扩展的情况。如图所示，施加更大的反偏压时，耗尽区50沿P-井/外延层界面到N+漏区31的方向“垂直地”扩展。在普通沟槽MOSFET器件中，这种耗尽区垂向生长迫使在较低RDS(on)与较高BVDSS之间采取折衷。本专利技术提供一种改进的MOSFET器件，其中在施加较高反偏压时，耗尽区先“水平地”扩展。在本专利技术诸实施例中，在半导体基片内形成若干附加的(较佳为深度的)沟槽，这些深沟槽最终本文档来自技高网...

【技术保护点】
一种场效应晶体管器件，其特征在于包括：具有主表面和漏区的第一导电率型半导体基片；形成在半导体基片内的第二导电率型井区；形成在井区内的第一导电率型源区；形成邻近于源区的沟槽栅极；和从半导体基片表面伸入半 导体基片预定深度的条形槽，该条形槽包含的第二导电率型半导体材料在与半导体基片形成的界面构成－ＰＮ结。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：BD马钱特，
申请(专利权)人：费查尔德半导体有限公司，
类型：发明
国别省市：US[美国]