基于SOI衬底的横向纳米线叉指结构晶体管及制备方法技术

一种基于SOI衬底的横向纳米线叉指结构晶体管，包括：一SOI衬底；一源区、一漏区和多根硅纳米线，该多根硅纳米线位于SOI衬底的顶层硅上，交替连接该源区和漏区并形成叉指结构；多根III-V族纳米线桥接在多根硅纳米线的侧壁硅晶面上；一SiO2缓冲层制作于该源区、漏区与多根硅纳米线的表面；一绝缘介质层制作于该多根III-V族纳米线和该SiO2缓冲层的表面，并完全包裹住该多根III-V族纳米线；一源电极制作于该源区的上面；一漏电极制作于该漏区的上面；以及一栅电极制作于该多根硅纳米线和多根III-V族纳米线上，包裹住该多根硅纳米线和多根III-V族纳米线。本发明专利技术可以提高III-V族纳米线的成核率。

【技术实现步骤摘要】

本专利技术涉及半导体器件制作
，具体涉及一种基于SOI衬底的横向纳米线叉指结构平面晶体管及制备方法。
技术介绍
为了使晶体管沿着集成度增加、功耗减小、性能增强这个趋势继续发展，采用高迀移率通道如II1-V族材料来替代硅材料作η型晶体管是最主要的途径。II1-V族材料不仅具有极为突出的光电性能，在电子迀移率方面也具有明显的优势，In (Ga) As材料的电子迀移率比纯硅高8-33倍左右。此外，窄带隙的InAs半导体表面的电荷积累层有利于源漏极的近欧姆接触，而且变化组分In可以调节InxGa1Js材料的肖特基势皇，因此采用II1-V族半导体，尤其是In(Ga)As材料作η型晶体管，无疑是非常有应用潜力的。然而，由于固有成本和可用性问题并且与CMOS工艺兼容，硅作为主流器件最主要的材料还不可完全被II1-V族材料替代。将II1-V族半导体材料集成到大面积的硅衬底上制备硅基II1-V族晶体管，对于高速低功耗的纳米结构器件发展具有重要意义。通过垂直生长II1-V族纳米线，可以减小与硅的接触面积，而且纳米线能从上表面和侧面两个维度释放晶格失配的应力和热失配。因此，高晶体质量的InGaAs纳米线不需要缓冲层可以无位错地生长在晶格失配高达11.6%的硅衬底上。当纳米线的直径小于某一临界直径时，外延生长不受晶格失配的约束。采用选择区域生长方法可以很容易地得到垂直纳米线结构，在硅的(111)表面沉积SiCV薄膜，并且在薄膜上的相同间隔内刻蚀出相同孔径的窗口，窗口露出硅的(111)表面。接着通过MOCVD方法生长II1-V族纳米线。在生长过程中，反应源气体在SiCV薄膜表面上无法成核，或蒸发回到气相，或通过扩散、迀移过程被窗口晶体吸收，使得生长呈现出选择区域的特性。但是，垂直结构的纳米线制作晶体管时其金属围栅制作工艺复杂，难以在平面上实现复杂的栅极逻辑布线。已有专利提出利用选择区域生长方法在SOI衬底横向外延生长II1-V族纳米线，以实现金属栅在平面上的逻辑集成(参考专利文献I)。然而，专利中提出仅在硅纳米线朝向内侧的硅(111)晶面的两端面之间横向选区生长II1-V族纳米线，使其纳米线的成核面积小，容易导致纳米线的成核率减小。本专利技术提出了一种利用MOCVD方法在SOI衬底上的叉指结构横向选区生长II1-V族纳米线并制备晶体管的方法，叉指结构有效地扩大了纳米线的成核面积，以提升了 II1-V族纳米线的成核率。专利文献1:韩伟华.硅基II1-V族纳米线选区横向外延生长的方法:中国，201310232595.9.2013-06-13。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种基于SOI衬底的横向纳米线叉指结构晶体管及制备方法，其可提高II1-V族纳米线的成核率。为达到上述目的，本专利技术提供一种基于SOI衬底的横向纳米线叉指结构晶体管，包括:— SOI衬底，其顶层娃上开有一凹槽；一源区、一漏区和多根硅纳米线，该多根硅纳米线位于SOI衬底的顶层硅上的凹槽内，交替连接该源区和漏区并形成叉指结构，该源区、漏区和多根硅纳米线形成在SOI衬底上；多根II1-V族纳米线，该多根II1-V族纳米线桥接在多根硅纳米线的侧壁硅晶面上;一 S12缓冲层，该S12缓冲层制作于该源区、漏区与多根硅纳米线的表面；一绝缘介质层，该绝缘介质层制作于该多根II1-V族纳米线和该S12缓冲层的表面，并完全包裹住该多根II1-V族纳米线；一源电极，该源电极制作于该源区的上面；一漏电极，该漏电极制作于该漏区的上面；以及一栅电极，该栅电极制作于该多根硅纳米线和多根II1-V族纳米线上，包裹住该多根硅纳米线和多根II1-V族纳米线。本专利技术还提供一种基于SOI衬底的横向纳米线叉指结构晶体管的制备方法，包括:步骤1:选取未掺杂(110)表面SOI衬底，通过热氧化，在SOI衬底的顶层硅上生成S12缓冲层；步骤2:从SOI衬底的顶层硅表面采用离子注入方式对SOI衬底进行掺杂，掺杂类型为N型；步骤3:快速热退火激活掺杂原子；步骤4:通过电子束直写曝光和二氧化硅刻蚀，在S12缓冲层上形成一叉指结构；步骤5:去除叉指结构的SOI衬底顶层硅，使叉指结构的深度到达SOI衬底埋氧层的表面，在叉指结构的周围形成多根硅纳米线和与多根硅纳米线交替连接的源区以及漏区；步骤6:通过金属氧化物化学气相沉积技术在多根娃纳米线的侧壁娃晶面上横向生长出多根II1-V族纳米线，并实现异质桥接；步骤7:对桥接的多根II1-V族纳米线进行表面钝化处理；步骤8:通过原子层沉积技术在源区、漏区、多根硅纳米线和多根II1-V族纳米线的表面生长绝缘介质层；步骤9:在源区、漏区和多根硅纳米线以及多根II1-V族纳米线上分别制作源电极、漏电极和栅电极，该栅电极包裹住该多根硅纳米线和多根II1-V族纳米线，完成器件的制备。从上述技术方案可以看出，本专利技术具有以下有益效果:(I)本专利技术提供的基于SOI衬底的横向纳米线叉指结构晶体管的制备方法，通过在SOI衬底上形成叉指结构硅纳米线，有效地扩大了 II1-V族纳米线能成核的面积，以增加纳米线的成核率，纳米线生长如同薄膜结构。(2)本专利技术提供的基于SOI衬底的横向纳米线叉指结构晶体管的制备方法，由于II1-V族纳米线桥接叉指结构硅纳米线侧壁的硅晶面，使得晶体管能够导通，II1-V族纳米线的高电子迀移率以及采用如同薄膜的纳米线结构，可以实现高速的运算所需的更大电流和更快的操作。【附图说明】为进一步说明本专利技术的
技术实现思路
，结合实施例和附图详细说明如下，其中:图1为利用光刻、二氧化硅刻蚀和化学腐蚀硅定义出源区，漏区和构成叉指结构的多根硅纳米线的示意图；图2为通过金属氧化物化学气相沉积技术在多根硅纳米线的侧壁硅晶面上横向生长出多根II1-V族纳米线的示意图；图2A为图2中A-A，的剖面图；图3为本专利技术提供的基于SOI衬底的横向纳米线叉指结构晶体管的三维结构示意图；图4为本专利技术的制备流程图。【具体实施方式】请参阅图1-图3所示，本专利技术提供一种基于SOI衬底的横向纳米线叉指结构晶体管，包括:一 SOI衬底I，其中SOI衬底I的顶层硅为(110)晶面，厚度为88nm ；一源区2、一漏区3和多根硅纳米线4，该多根硅纳米线4交替连接该源区2和漏区3并形成叉指结构，该源区2、漏区3和多根硅纳米线4形成在SOI衬底I上，其中该源区2、漏区3和多根硅纳米线4是N型掺杂，掺杂浓度为1018-1019cm_3，多根硅纳米线4长边侧壁上的硅端面为{111}晶面；多根II1-V族纳米线5，该多根II1-V族纳米线5桥接在多根硅纳米线4的侧壁硅晶面上，其中多根II1-V族纳米线5可以为InxGa1^xAs (O彡x彡I)、GaP、GaN或InP材料，这些材料的高电子迀移率可以实现晶体管所需的更快的处理速度或更低的功耗；一 S12缓冲层6，该S12缓冲层6制作于该源区2、漏区3与多根硅纳米线4的表面，其中S12缓冲层6的厚度为17-20nm ；一绝缘介质层7，该绝缘介质层7制作于该多根II1-V族纳米线5和该Si02缓冲层6的表面，并完全包裹住该多根II1-V族纳米线5，其中该绝缘介质层7的材料为A1203、氮氧化物、11?)2、5“队、2102、了&205』51'或？21'，可本文档来自技高网...

【技术保护点】
一种基于SOI衬底的横向纳米线叉指结构晶体管，包括：一SOI衬底，其顶层硅上开有一凹槽；一源区、一漏区和多根硅纳米线，该多根硅纳米线位于SOI衬底的顶层硅上的凹槽内，交替连接该源区和漏区并形成叉指结构，该源区、漏区和多根硅纳米线形成在SOI衬底上；多根III‑V族纳米线，该多根III‑V族纳米线桥接在多根硅纳米线的侧壁硅晶面上；一SiO2缓冲层，该SiO2缓冲层制作于该源区、漏区与多根硅纳米线的表面；一绝缘介质层，该绝缘介质层制作于该多根III‑V族纳米线和该SiO2缓冲层的表面，并完全包裹住该多根III‑V族纳米线；一源电极，该源电极制作于该源区的上面；一漏电极，该漏电极制作于该漏区的上面；以及一栅电极，该栅电极制作于该多根硅纳米线和多根III‑V族纳米线上，包裹住该多根硅纳米线和多根III‑V族纳米线。

【技术特征摘要】

【专利技术属性】
技术研发人员：洪文婷，韩伟华，吕奇峰，杨富华，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：北京;11