包括混合金凸点的微电子器件芯片及其封装、应用和制造制造技术

本发明专利技术涉及包括混合金凸点的微电子器件芯片及其封装、应用和制造。本发明专利技术提供一种包括混合Ａｕ凸点的微电子器件芯片，其中在电芯片筛选（ＥＤＳ）测试中在探针尖处不产生异物。该微电子器件芯片包括芯片焊盘，其连接到形成在衬底上的微电子器件，其上的微电子器件与芯片外部电接触。另外，微电子器件芯片包括形成在芯片焊盘上、由包括两层或更多层的复合层构成的凸点。

【技术实现步骤摘要】
方法
本专利技术涉及包括混合金(Au)凸点的微电子器件芯片、该微电子器件芯片的封装、包括该微电子器件芯片的液晶显示(LCD)装置及制造该微电子器件芯片的方法。
技术介绍
随着技术的快速发展和朝向可移动性的转移，诸如便携式电话、个人数字助理(PDA)、例如LCD装置的平板显示器、及笔记本计算机的电子装置已经发展为薄、轻、小。因此，安装于这些电子装置中的芯片已经被开发成为微型。导电凸点已经广泛用作将芯片封装连接到外部电子器件的手段。近来，该导电凸点主要利用涉及无氰系列镀液(non-cyan series platingsolution)的电镀方法(electrolytic plating method)形成。以前使用氰系列镀液(cyan series plating solution)；然而，近来主要使用无氰系列镀液。与使用包括KAu(CN)2的氰系列镀液相比，在使用包括Na3Au(SO3)2的无氰系列镀液形成导电凸点的情况中，所完成的凸点的表面不粗糙，而是具有精细结构(fine structure)，使得易于进行后续的结合工艺。另外，由于不产生如HCN的有毒气体，所以能够减小环境污染并获得安全的工作环境。对形成在晶片上的微电子器件进行电测试-被称为电芯片筛选(EDS)测试，从而检查芯片的质量。通过将探针尖与电连接微电子器件的导电凸点接触，然后通过该探针尖将电信号传送到该微电子器件来进行EDS测试。在导电凸点利用无氰系列镀液形成的情况中，由导电凸点产生的异物(foreign material)粘附到探针尖上，由此在EDS测试的电信号中经常产生错误。这些异物导致错误的测试结果，其中正常的芯片被认为短路或开路。而且，异物改变探针尖与导电凸点之间的接触电阻，由此产生错误的测试结果。为解决上述问题，每当进行芯片测试时，需要清洁探针尖。即，在测试20-50个芯片后，必须进行探针尖清洁工艺。这导致探针尖磨损，增加生产成本。而且，EDS测试时间增加，由此导致生产率下降。
技术实现思路
为解决上述问题，本专利技术的一个特征是提供一种包括混合Au凸点的微电子器件芯片，该混合Au凸点在电芯片筛选(EDS)测试中不在探针尖中产生异物。本专利技术的另一特征是提供一种包括该微电子器件芯片的封装。本专利技术的又一特征是提供一种包括该微电子器件芯片的液晶显示(LCD)装置。本专利技术的另一特征是提供一种制造该微电子器件芯片的方法。通过下面的描述，本专利技术的上述特征及其它特征和优点对于本领域的技术人员来说将变得清楚。根据第一方面，本专利技术涉及一种微电子器件芯片，包括芯片焊盘，其连接到形成在衬底上的微电子器件上，从而使所述微电子器件与所述芯片的外部电接触；及凸点，其形成在芯片焊盘上并包括复合层，所述复合层包括两层或更多层。在一个实施例中，所述凸点为混合Au凸点，其中堆叠氰Au镀层和无氰Au镀层。在一个实施例中，所述混合Au凸点具有1-20μm范围内的厚度。在一个实施例中，所述氰Au镀层的厚度及所述无氰Au镀层的厚度不小于0.5μm。在一个实施例中，所述混合Au凸点的所述氰Au镀层位于所述芯片焊盘上，并且所述混合Au凸点的所述无氰Au镀层位于所述氰Au镀层上。在一个实施例中，所述混合Au凸点的所述无氰Au镀层位于所述芯片焊盘上，并且所述混合Au凸点的所述氰Au镀层位于所述无氰Au镀层上。根据另一方面，本专利技术涉及一种微电子器件芯片，包括芯片焊盘，其连接到形成在衬底上的微电子器件上，从而使所述微电子器件与所述芯片的外部电接触。钝化层保护所述微电子器件并暴露所述芯片焊盘。凸点形成在由所述钝化层暴露的芯片焊盘上并包括复合层，所述复合层包括两层或更多层。凸点下部导电层形成在所述芯片焊盘与所述凸点之间，从而防止所述芯片焊盘与所述凸点之间的相互扩散，并改善所述芯片焊盘与所述凸点之间的附着。在一个实施例中，所述凸点为混合Au凸点，其中堆叠氰Au镀层和无氰Au镀层。在一个实施例中，所述混合Au凸点具有1-20μm范围内的厚度。在一个实施例中，所述氰Au镀层的厚度及所述无氰Au镀层的厚度不小于0.5μm。在一个实施例中，所述混合Au凸点的所述氰Au镀层位于所述芯片焊盘上，并且所述混合Au凸点的所述无氰Au镀层位于所述氰Au镀层上。在一个实施例中，所述混合Au凸点的所述无氰Au镀层位于所述芯片焊盘上，并且所述混合Au凸点的所述氰Au镀层位于所述无氰Au镀层上。在一个实施例中，所述凸点下部导电层由TiW、Cr、Cu、Ti、Ni、NiV、Pd、Cr/Cu、TiW/Cu、TiW/Au及NiV/Cu中的至少一种形成。在一个实施例中，所述凸点下部导电层具有包括0.005-0.5μm厚的TiW和0.005-0.5μm厚的Au的堆叠结构。在一个实施例中，所述混合Au凸点具有一个或更多氰Au镀层与一个或更多无氰Au镀层交替堆叠的结构。根据另一方面，本专利技术涉及一种封装，其包括根据上面所列的任意一种的微电子器件芯片、以及带布线板(tape wiring board)，所述带布线板包括由外部连接端子和电连接所述微电子器件芯片的凸点的内部连接端子构成的布线。根据另一方面，本专利技术涉及一种液晶显示装置，包括根据上面所列的任意一种的微电子器件芯片、以及其中形成有用于连接到所述微电子器件芯片的布线的液晶显示面板组件；其中所述微电子器件芯片的凸点电连接到所述布线。在一个实施例中，所述微电子芯片利用玻璃上芯片(COG)方法、带载封装(TCP)方法和膜上芯片(COF)方法中的一种连接到该液晶显示面板组件上。根据另一方面，本专利技术涉及一种制造微电子器件芯片的方法，包括制备芯片焊盘，其连接到形成在衬底上的微电子器件上，从而使所述微电子器件与所述芯片的外部电接触；及形成凸点，其形成在芯片焊盘上，并包括复合层，所述复合层包括两层或更多层。在一个实施例中，所述凸点的形成包括于所述芯片焊盘上形成其中堆叠氰Au镀层和无氰Au镀层的混合Au凸点。在一个实施例中，所述凸点利用电镀方法形成。在一个实施例中，所述氰Au镀层利用KAu(CN)2系列镀液形成，并且所述无氰Au镀层利用Na3Au(SO3)2系列镀液形成。在一个实施例中，所述混合Au凸点具有1-20μm范围内的厚度。在一个实施例中，所述氰Au镀层的厚度及所述无氰Au镀层的厚度不小于0.5μm。在一个实施例中，所述凸点的形成包括在所述芯片焊盘上形成所述氰Au镀层，然后在其上形成所述无氰Au镀层。在一个实施例中，所述凸点的形成包括在所述芯片焊盘上形成所述无氰Au镀层，然后在其上形成所述氰Au镀层。在一个实施例中，所述方法还包括在形成所述凸点后进行热处理。在一个实施例中，在氧气和氮气环境中的一种中在250-360℃范围内的温度进行所述热处理。根据另一方面，本专利技术涉及一种制造微电子器件芯片的方法，包括形成暴露芯片焊盘的钝化层；在所得结构上形成凸点下部导电层；在所述凸点下部导电层上形成非导电层图案，其限定将要形成凸点的区域；利用所述非导电层图案作为掩模在凸点下部导电层上形成所述凸点，其由包括两层或更多层的复合层构成；及去除所述非导电层图案。在一个实施例中，所述凸点的形成包括形成氰Au镀层和无氰Au镀层堆叠于其中的混合Au凸点。在一个实施例中，所述凸点的形成利用电镀方法进行。在一个实施例本文档来自技高网...

【技术保护点】
一种微电子器件芯片，包括：芯片焊盘，其连接至形成在衬底上的微电子器件，从而使所述微电子器件与所述芯片的外部电接触；以及凸点，其形成在该芯片焊盘上并包括复合层，所述复合层包括两层或更多层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：朴炯建，张宇镇，金荣浩，文泰成，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]