本发明专利技术涉及给衬底表面涂以金属材料的晶核化膜的方法，所述表面是导电或半导电表面并具有凹陷和／或凸起。该方法包括下列步骤：将一有机薄膜置于所述表面，所述薄膜的厚度保证一该薄膜的自由表面共形地跟随它被放在的所述导电或半导电薄膜的凹陷和／或凸起；将金属材料的前体嵌入到置于所述表面上的所述有机薄膜内，可在将所述有机薄膜置于所述表面的同时或者以后；以及将嵌入到所述有机薄膜内的所述金属材料前体转化为所述金属材料。该方法能制造集成电路、微电子器件中的互连和微系统。
【技术实现步骤摘要】
【国外来华专利技术】,以及集成电路的制作方法
本专利技术涉及给衬底表面涂布薄膜以晶核化金属材料的方法，涉及在微电子器件中制造互连的方法，以及按这些方法获得的微电子互连元件、电子微型系统和集成电路。本专利技术涉及的表面具有作为导电或半导电表面和具有凹陷和/或凸起的特征，例如，微腐蚀(microgravures)的特征，例如，旨在用于生产微电子系统，例如，集成电路的互连孔或通孔(vias)。本专利技术一般的说涉及在导电或半导电表面的均匀——尤其是共形(conforme)——金属层的沉积，及其应用，尤其是制造集成电路的工艺和方法，特别是金属互连网络的形成，例如，基于铜的那些，还涉及制造微型系统和连接器的工艺和方法。现有技术在下文中，现有技术局限于微电子学领域，因为随着对于更快处理器和更精细腐蚀的要求变得越来越迫切，这一领域既代表目前为获得均匀金属沉积的现有装置和方法，又代表为获得均匀——尤其是共形——金属涂层所遇到的日益增加的技术难度。因此，本领域技术人员可轻易地将这些问题变通到其它领域，如微系统或连接器，问题除大小不同之外实质是一样的。看来，至多出现新的约束，尤其是成本约束，它们意味着下面描述的关于微电子器件的某些方法和装置不能应用在这些领域。集成电路的制造过程包括在硅晶片表面上成形不连续的半导体器件。随后，在这些器件上造成冶金互连网络，以便在其有源元件之间形成接触，并在，它们之间，形成为获得要求电路所需要的接线。在各种不同层次上成形互连的系统。每个层次由各种金属线构成，这些线由被称作“互连孔(trous d’interconnexion)”或“通孔(vias)”的触点(contacts)连接在一起。微系统的技术进步已导致集成密度的提高，以及随之而来的元件尺寸的缩小。互连的长度增加了，其宽度缩小了，同样，线与线之间的间距也缩小了。当这些互连由铝或钨制成时，随着它们尺寸的缩小它们由此导致不可接受的电阻增加。这是因为，如此高的电阻增加了电路的阻抗，延长了电信号的传播时间，并且它们限制了微处理器的时钟速度。另外，在高电流密度下，铝容易发生电迁移。这可能发生在断面非常小的导体中并且可造成断路，造成电路故障。铜的电导率高于铝、钨或其它用于集成电路的导电材料，这乃是用它制造金属互连的主要优点和原因。铜也更耐受电迁移现象。对于制造ULSI-IC(超大规模集成电路)来说，这两条标准起到关键作用。铜的电导率是铝的近2倍，和钨的3倍多。因此，用铜制造金属互连明显有利于被腐蚀得越来越细的电路的制造。另外，铜对电迁移的敏感性比铝小约10倍。这使人们预期它具有更好的维持电路的电气完整性的能力。遗憾的是，现有关于制造互连的技术，尤其是铜互连的，对于低于100nm的互连尚不够精确和/或带来非常高的成本。虽然铜在目前技术中应用得最多，但铜互连的替代方案面临2个主要问题，即，铜难以腐蚀。因此，它不可能以简单方式，采用此类方法生产接线部分，尽管是传统方法；以及铜是一种向多种材料中高速率扩散的元素。此种扩散可导致相邻线迹的短路，以及由此导致整个电路的故障。Damascène方法的采用已能解决这两个问题。该方法基于以下顺序的步骤中间-层次(inter niveaux)绝缘电介质层的沉积；由反应离子腐蚀(采用RIE(reactive ion Etching))在电介质层中形成的线和通孔组成的互连图案的腐蚀(“patterns”)；用于阻止铜迁移的阻挡层的沉积；以铜充填线和通孔；以及用CMP(化学机械抛光)去除多余铜。Damascène和双重-Damascène方法描述在C.Y.Chang和S.M.Sze的《ULSI技术》中，McGraw-Hill，纽约(1996)，pp.444-445。阻挡层的性质及其沉积方法描述在Kaloyeros和Eisenbraun的“千兆规模铜金属化用的超薄扩散阻挡层/衬底”，《Ann.Rev.Mater.Sci.》(2000)，30，363-85。以金属铜充填沟槽和通孔的方法描述在Rosenberg等人的“高性能硅技术用的铜金属化”，《Ann.Rev.Mater.Sci.》(2000)，30，229-62。Damascène方法中采用的铜充填方法必须，从工业角度，满足下列特殊要求铜的电阻率必须尽可能接近铜的固有电阻率；该铜沉积方法必须允许将沟槽和通孔填满，不产生空洞，即便——首先是——在高的外形因素的腐蚀情况下；铜对阻挡层的附着力必须高到足以防止在化学-机械抛光步骤期间脱层并允许得到结实的界面，该界面在电或热应力作用下不产生断裂区；该方法的成本必须尽可能低。这同样也适用于其它可用于制造互连的金属。为此，采用电镀(EP)的铜沉积提供在沉积涂层质量方面优良的性能，允许沟槽和通孔从底到口的切实充填。该方法基于铜从含有，特别是，硫酸铜(CuSO4)和添加剂的浴中的电镀沉积。还知道一些自催化化学沉积(electroless)方法这些方法是溶液法，其中，如同在电镀的情况一样，铜涂层是通过铜离子从含有它的水溶液中还原获得的。不同于电镀，此种还原所需要的电子由存在于同一溶液中的化学还原剂提供，而不是外部电流源，这正是它们被称之为“无电”镀膜方法的原因。最常采用的溶液是含有作为还原剂的络合的铜盐和甲醛(HCHO)的碱性水溶液，利用它，铜离子按照热力学有利的反应被还原为金属铜(S.James，H.Cho等人，“VLSI用无电镀铜”，MRS公报，20(1993)31-38)。这两种铜金属沉积方法分别与微电子工业中此类沉积传统上采用的物理和化学沉积方法，即，PVD(物理蒸汽沉积)和CVD(化学蒸汽沉积)相比，成本也低。这些方法采用单一衬底真空沉积反应器。然而，鉴于电镀是一种以电为中介的反应(即，沉积的铜的厚度与电解期间流过电路的电荷成正比)，故金属涂层的地形对衬底的电阻降的绘图学分布敏感。现在，在大面积半导电表面的情况下，此分布通常非常不均匀，正像在制造集成电路中使用的整个衬底晶片(“wafer”)上沉积的阻挡层所提供的那样。鉴于阻挡层所采用的材料(氮化钛、氮化钽、碳化钨等)是半导体，其电导率不足以支持均匀的铜沉积。与此同时，在无电方法中由铜离子引起的甲醛氧化反应的确在热力学上有利，但是在动力学上若不提供催化剂却不能操作。最有效的催化剂似乎是多相催化剂，尤其是铜。这是因为现已发现，一旦第一个金属铜层能够起作用，沉积速率便大大提高，由此可见该方法是自催化的(“electroless”)。在二者任何一种情况下，这些问题都可通过沉积金属铜的薄层，称作晶核化层(couche de germination)，而得到解决，该层在现有技术中是在阻挡层沉积步骤以后和在电镀步骤之前的唯一的金属层。在电镀的情况下，该铜层能够覆盖上导电性改进和充分均匀的表面。在自催化(“electroless”)方法的情况下，它恰好在要求产生厚涂层以充填线和通孔的部位提供有效催化剂。目前，阻挡层和纯金属晶核化层利用各种各样的方法(PVD或CVD)并且在同一真空室内沉积。这就避免在这两个步骤之间返回到大气中并从而防止了阻挡层的氧化，而一旦氧化就将在通孔处产生多余的电阻。这些用于沉积阻挡层，沉积纯金属的晶核化层和铜导电层的工艺步骤乃是目前在微电子工业中的标准方法。这3个步骤要求2台设备，其中一本文档来自技高网...
【技术保护点】
一种在衬底表面涂以金属材料晶核化膜的方法，所述表面是导电或半导电表面并具有凹陷和／或凸起，所述方法包括下列步骤：－将有机薄膜置于所述表面，所述薄膜粘附在所述表面上并且其厚度保证该薄膜的自由表面共形地符合它被放在的所述导电或半导电表面 的凹陷和／或凸起；－将金属材料的前体嵌入到置于所述表面上的所述有机薄膜内，同时或者以后可将所述有机薄膜置于所述表面；以及－将嵌入到所述有机薄膜内的所述金属材料前体转化为所述金属材料，以便使该金属材料在所述待涂表面的所述凹陷和 ／或凸起处表面以及在所述有机薄膜内共形地成形，以便，与有机薄膜，一起形成所述晶核化膜。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：C布雷奥，PH豪梅塞尔，S迈特尔让，T穆里耶，
申请(专利权)人：阿尔齐默股份有限公司，
类型：发明
国别省市：FR[法国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。