用于通过催化剂氧化物形成而创建微电子器件隔离的设备和方法技术

通过在半导体本体上形成氧化催化剂层随后通过氧化工艺来形成非平面晶体管器件，所述器件在其半导体本体中包括氧化物隔离结构。在一个实施例中，半导体本体可以由含硅材料形成并且氧化催化剂层可以包括氧化铝，其中氧化半导体本体以形成氧化物隔离区域形成了半导体本体第一部分和半导体本体第二部分，并且隔离区域大体上将半导体本体第一部分和半导体本体第二部分电隔离。

Apparatus and method for creating microelectronic device isolation by catalyst oxide formation

A non planar transistor device is formed by forming an oxide catalyst layer on the semiconductor body, followed by an oxidation process, wherein the device includes an oxide isolation structure in its semiconductor body. In one embodiment, the semiconductor body can be formed by a silicon containing material and oxidation catalyst layer can include alumina, the oxide semiconductor body to form an oxide isolation region formed in the semiconductor body of the first part and the second part of the semiconductor body, and the isolation region substantially the semiconductor body the first part and the second part of the semiconductor body electrical isolation.

【技术实现步骤摘要】
【国外来华专利技术】用于通过催化剂氧化物形成而创建微电子器件隔离的设备和方法
本描述的实施例总体上涉及微电子器件的领域，并且更特别地涉及在非平面微电子晶体管之间形成隔离结构。
技术介绍
更高的性能、更低的成本、集成电路部件的提高的小型化、以及集成电路的更大的封装密度是用于制造微电子器件的微电子产业正在进行的目标。为了实现这些目标，微电子器件内的晶体管必须按比例缩放，即变得更小。因此，微电子产业已经研发了独特的结构，诸如非平面晶体管，包括三栅极晶体管、FinFET、omega-FET、以及双栅极晶体管。这些非平面晶体管结构的研发随着它们的设计和/或它们制造工艺的改进已经随之大量产出了提高它们的效率的驱动力。附图说明在说明书的结论部分中特别地指出并且清楚地请求保护本公开的主题。结合附图，根据以下描述和所附权利要求，本公开的前述和其它特征将变得更显而易见。应该理解，附图仅描绘了根据本公开的若干实施例，并且因此不应被认为限制其范围。将通过使用附图采用额外的特征和细节描述本公开，以使得可以更容易确定本公开的优点，在附图中：图1是本领域已知的非平面晶体管的斜视图。图2是本领域已知的具有隔离间隙的非平面晶体管的斜视图。图3是根据本描述的实施例的具有通过选择性催化氧化所形成的隔离区域的非平面晶体管的斜视图。图4-图7是根据本描述的实施例的在半导体本体中形成隔离区域的斜视和侧视剖面图。图8是根据本描述的在半导体本体中制造隔离区域的工艺的流程图。图9示出了根据本描述的一个实施方式的计算装置。具体实施方式在以下详细描述中，参照附图，其通过例示的方式显示了其中可以实践所请求保护的主题的具体实施例。以足够的细节描述这些实施例以使得本领域技术人员能够实践该主题。应该理解，各个实施例尽管不同，但无需相互排斥。例如，本文结合一个实施例所述的特定特征、结构或特性可以在其它实施例内实施，而不脱离所请求保护的主题的精神和范围。在该说明书内对“一个实施例”或“实施例”的引用意味着结合实施例所描述的特定特征、结构或特性包括在本描述所包括的至少一个实施方式中。因此，短语“一个实施例”或“在实施例中”的使用不一定指的是同一实施例。此外，应该理解，可以修改在每个所公开实施例内的单独的元件的位置或布置，而不脱离所请求保护的主题的精神和范围。因此，以下详细描述不应被理解为限制性意义，并且主题的范围仅由所附权利要求限定，与为所附权利要求授权的等价方式的完整范围一起被适当地解释。在附图中，相同的附图标记指代遍及若干视图的相同或相似的元件或功能，并且本文所描绘的元件不一定相互按照比例绘制，相反地可以放大或减小单独的元件以便于更容易地在本描述的上下文中理解元件。如本文使用的术语“在……之上”、“至……”、“在……之间”和“在……上”可以指代一个层相对于其它层的相对位置。在另一层“之上”或“上”、或者接合“至”另一层的一个层可以与另一层直接接触，或者可以具有一个或多个居间层。在多层“之间”的一个层可以直接接触多层，或者可以具有一个或多个居间层。本描述的实施例涉及非平面晶体管器件的制造。在至少一个实施例中，本主题涉及通过在半导体本体上形成催化剂、再进行氧化工艺而在非平面晶体管的半导体本体中形成氧化物隔离结构。在诸如三栅极晶体管、FinFET、omega-FET、以及双栅极晶体管等非平面晶体管的制造中，非平面半导体本体可以用于形成能够以非常小的栅极长度(例如小于约30nm)完全耗尽的晶体管。例如在三栅极晶体管中，半导体本体通常具有鳍状物形状，其具有形成在体半导体衬底或绝缘体上硅衬底上的顶表面以及两个相对的侧壁。栅极电介质可以形成在半导体本体的顶表面和侧壁上，并且栅极电极可以形成在半导体本体的顶表面上的栅极电介质之上并与半导体本体的侧壁上的栅极电介质相邻。因此，因为栅极电介质和栅极电极与半导体本体的三个表面相邻，所以形成了三个独立的沟道和栅极。由于存在所形成的三个独立的沟道，半导体本体可以在晶体管被接通时被完全耗尽。图1是许多晶体管的透视图，所述晶体管包括形成在半导体本体上的许多栅极，所述半导体本体形成在衬底上。在本公开的实施例中，衬底102可以是诸如单晶硅的含硅材料，其具有一对间隔开的隔离区104，例如浅沟槽隔离(STI)区，其在两者之间限定了衬底有源区106。然而，衬底102不一定是单晶硅衬底，并且可以是其它类型的衬底，例如锗、砷化镓、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、锑化镓等等，它们中的任何材料可以与硅组合。隔离区104可以通过在衬底102中形成沟槽、用诸如氧化硅(SiO2)的电绝缘材料填充沟槽而形成。每个晶体管100(被示为三栅极晶体管)包括与衬底有源区106相邻形成的半导体本体112。半导体本体112可以是鳍状物形状的结构，具有顶表面114以及一对横向相对侧壁，侧壁116和相对侧壁118。半导体本体112可以是含硅材料，例如单晶硅或单晶体硅。在本公开的一个实施例中，半导体本体112可以由与衬底102相同的半导体材料形成。在本公开的另一实施例中，半导体本体112可以由与用于形成衬底102的材料不同的半导体材料形成。在本公开的又一实施例中，半导体本体112可以由具有与体半导体衬底102不同的晶格常数或尺寸的单晶体半导体形成，以使半导体本体112将具有在其中感生出的应变。如图1中进一步所示，至少一个栅极122可以形成在半导体本体112之上。可以通过形成位于顶表面114上或与其相邻、以及位于半导体本体112的一对横向相对侧壁116、118上或与其相邻的栅极电介质层124、并形成位于栅极电介质层124上或与其相邻的栅极电极126来制造栅极122。栅极电介质层124可以由任何公知的栅极电介质材料形成，所述栅极电介质材料包括但不限于二氧化硅(SiO2)、氮氧化硅(SiOxNy)、氮化硅(Si3N4)、以及高k电介质材料，例如氧化铪、硅氧化铪、氧化镧、氧化镧铝、氧化锆、硅氧化锆、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、以及铌酸铅锌。栅极电介质层124可以由公知的技术形成，例如通过例如化学气相沉积(“CVD”)、物理气相沉积(“PVD”)、原子层沉积(“ALD”)来沉积栅极电极材料，并且随后用公知的光刻和蚀刻技术使栅极电极材料图案化，如本领域技术人员将理解的。如图1中所示，栅极电极126可以形成在栅极电介质层124上或者与其相邻。栅极电极126可以由任何适当栅极电极材料形成。在本公开的实施例中，栅极电极126可以由包括但不限于多晶硅、钨、钌、钯、铂、钴、镍、铪、锆、钛、钽、铝、碳化钛、碳化锆、碳化钽、碳化铪、碳化铝、其它金属碳化物、金属氮化物、以及金属氧化物的材料形成。栅极电极126可以由公知的技术形成，例如通过均厚沉积栅极电极材料并且随后用公知的光刻和蚀刻技术使栅极电极材料图案化，如本领域技术人员将理解的。晶体管的“宽度”等于半导体本体112在侧壁116处的高度(未示出)、加上半导体本体112在顶表面114处的宽度(未示出)、再加上半导体本体112在相对侧壁118处的高度(未示出)。在本公开的实施方式中，半导体本体112沿大体上垂直于栅极122的方向延伸。应该理解，可以在半导体本体112中、在栅极电极126的相对侧上形成源极区和漏极区本文档来自技高网...

【技术保护点】
一种形成非平面晶体管的方法，包括：形成半导体本体；在所述半导体本体上图案化氧化催化剂层；以及氧化所述半导体本体以在所述半导体本体内与所述氧化催化剂相邻地形成氧化物隔离区域。

【技术特征摘要】
【国外来华专利技术】1.一种形成非平面晶体管的方法，包括：形成半导体本体；在所述半导体本体上图案化氧化催化剂层；以及氧化所述半导体本体以在所述半导体本体内与所述氧化催化剂相邻地形成氧化物隔离区域。2.根据权利要求1所述的方法，进一步包括：在氧化所述半导体本体之后移除所述氧化催化剂。3.根据权利要求1所述的方法，其中，形成所述半导体本体包括形成鳍状物形状的结构。4.根据权利要求1至3中任一项所述的方法，其中，形成所述半导体本体包括形成含硅半导体本体。5.根据权利要求1至3中任一项所述的方法，其中，在所述半导体本体上图案化氧化催化剂层包括图案化从由铝、氧化铝、氧化钽、氧化钇、氧化铪、氧化钛和氧化锆组成的组中选择的材料。6.根据权利要求1至3中任一项所述的方法，其中，形成所述半导体本体包括形成硅半导体本体，以及其中，在所述半导体本体上图案化所述氧化催化剂层包括在所述硅半导体本体上图案化氧化铝。7.根据权利要求6所述的方法，其中，氧化所述半导体本体包括在大约400℃至650℃之间的温度下以及在低于大气压力的压力下将半导体本体暴露于氢、氧、氧化氮和蒸汽中的至少一个的气态混合物。8.根据权利要求1至3中任一项所述的方法，进一步包括：在所述半导体本体上形成至少一个晶体管栅极。9.根据权利要求1至3中任一项所述的方法，其中，氧化所述半导体本体以形成氧化物隔离区域形成了半导体本体第一部分和半导体本体第二部分，并且所述隔离区域大体上将所述半导体本体第一部分和所述半导体本体第二部分电隔离。10.根据权利要求9所述的方法，进一步包括：在所述半导体本体第一部分和所述半导体本体第二部分中的至少一个上形成至少一个晶体管栅极。11.一种非平面晶体管，包括：半导体本体，其包括第一部分和第二部分；以及氧化物隔离区域，其包括所述半导体本体的氧化部分，其中，所述氧化物隔离...

【专利技术属性】
技术研发人员：G·比马拉塞蒂，W·哈菲兹，J·朴，韩卫民，R·科特纳，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US