超高压金属氧化物半导体晶体管元件及其制造方法技术

本发明专利技术揭示一种超高压ＭＯＳ晶体管元件，其包括一延伸到第一介电层上的栅极，第一介电层具有一空洞位于栅极的边缘下方，以及一第二介电层，覆盖栅极及第一介电层，并保留空洞。该第一介电层可为一场氧化层或浅沟槽隔离区域的形式，且可进一步具有一增厚介电层位于场氧化层或浅沟槽隔离区域之上。增厚介电层可另为低介电系数的材料，或浅沟槽隔离区域可另填充多孔性氧化物材料，则可不具有空洞。本发明专利技术的超高压ＭＯＳ晶体管元件的栅极边缘具有相对较低的垂直电场。

【技术实现步骤摘要】

本专利技术涉及一种半导体超高压元件，尤其涉及一种能够降低栅极边缘(gate edge)所造成垂直电场的超高压MOS晶体管元件。
技术介绍
高电压金属氧化物半导体(high-voltage metal-oxide-semiconductor，简称HVMOS)晶体管已被广泛地应用在中央处理器电源供应(CPU powersupply)、电源管理系统(power management system)以及直流/交流转换器(AC/DC converter)中。请参阅图1，其绘示的是现有超高压NMOS晶体管元件的剖面示意图。现有超高压NMOS晶体管元件1是制作在半导体衬底10上，例如P型硅衬底，并且由场氧化层44所隔绝。一般来说，现有超高压NMOS晶体管元件1包括有一源极14、一栅极50以及一漏极24，其中源极14是一高浓度N型掺杂区，其紧邻于一高浓度P型掺杂区16，且高浓度N型掺杂区(源极)14与高浓度P型掺杂区16皆设于一P型井12中。漏极24与源极14可能相距到数微米以上，其中漏极24为一高浓度N型掺杂区，设于一N型井22中，且N型井22又设于一深N型井30中，如此构成三重的梯度井结构。本文档来自技高网...

【技术保护点】
一种超高压ＭＯＳ晶体管元件，包括：一衬底，具有一第一导电性；一源极掺杂区，具有一第二导电性，及设于该衬底中；一第一掺杂区，具有该第一导电性，及设于该衬底中，并且紧邻于该源极掺杂区；一第一离子井，具有该第一导电 性，及包围该源极掺杂区以及该第一掺杂区；一栅极介电层，形成于该源极掺杂区及该第一离子井之上；一第一介电层，形成在一半导体区域上，并与该栅极介电层相衔接；一漏极掺杂区，具有该第二导电性，及远离该源极掺杂区，且设于该第一 介电层的一侧；一第二离子井，具有该第二导电性，且包围该漏极掺杂区...

【技术特征摘要】

【专利技术属性】
技术研发人员：高境鸿，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]