半导体结构及其形成方法、横向扩散P型金氧半晶体管技术

本发明专利技术涉及一种半导体结构，包括设置于半导体基板上的埋层，埋层为第一型掺杂。第一磊晶层形成于埋层上，其为第二型掺杂。第二磊晶层形成于埋层上，其为第二型掺杂；隔离结构设置于埋层上并设置于第一磊晶层与第二磊晶层之间，且该隔离结构为第一型掺杂。第一井区形成于第一磊晶层上，其为第二型掺杂；第二井区形成于第二磊晶层上，其为第二型掺杂；以及第三井区形成于隔离结构上并设置于第一井区与第二井区之间，且该第三井区为第一型掺杂。隔离结构与埋层及第三井区交界，以阻挡第一井区与第二井区的漏电流路径。

【技术实现步骤摘要】

本专利技术涉及半导体工艺，特别涉及具有高电压隔离结构的金氧半组件。
技术介绍
金氧半晶体管的发展最近集中在两个领域大规模集成电路(VLSI)，以及应用在高功率射频(RF)的射频金氧半晶体管。这两者的差别在于后者具有较长的信道长度、较深的接点深度、以及较厚的栅极氧化层，用以承受更高的电压如20-50伏特。射频金氧半晶体管有两种基本结构双扩散金氧半(double-diffusedMOS，以下简称DMOS)晶体管，以及横向扩散金氧半(laterally-diffusedMOS，以下简称LDMOS)晶体管。虽然这两者的结构和工作原理并不类似，但一样包括漏极、源极、栅极；当电压施加于栅极时，可控制漏极与源极间的电流。在一些情况下会将LDMOS晶体管制成对称结构。在现有技术中，形成具有高电压隔离结构的对称LDMOS晶体管的方法包括形成N型埋层于基板上、形成磊晶层于N型埋层上、以及形成井区于磊晶层上。磊晶层必需有足够的厚度以适当隔离基板与井区。实际上在晶体管应用的电压越来越高的情况下，磊晶层必需越来越厚。然而太厚的磊晶层将使漏极与源极间产生漏电流，进而使晶体管发生故障。专利
技术实现思路
为解决上述因本文档来自技高网...

【技术保护点】
一种半导体结构，包括：埋层，设置于半导体基板上，该埋层为第一型掺杂；第一磊晶层，形成于该埋层上，该第一磊晶层为第二型掺杂；第二磊晶层，形成于该埋层上，该第二磊晶层为第二型掺杂；隔离结构设置于该埋层上，该隔离结 构设置于该第一磊晶层与该第二磊晶层之间，且该隔离结构为第一型掺杂；第一井区形成于该第一磊晶层上，该第一井区为第二型掺杂；第二井区形成于该第二磊晶层上，该第二井区为第二型掺杂；以及第三井区形成于该隔离结构上，该第三井区 设置于该第一井区与该第二井区之间，且该第三井区为第一型掺杂；其中...

【技术特征摘要】
US 2005-11-16 11/280,8881.一种半导体结构，包括埋层，设置于半导体基板上，该埋层为第一型掺杂；第一磊晶层，形成于该埋层上，该第一磊晶层为第二型掺杂；第二磊晶层，形成于该埋层上，该第二磊晶层为第二型掺杂；隔离结构设置于该埋层上，该隔离结构设置于该第一磊晶层与该第二磊晶层之间，且该隔离结构为第一型掺杂；第一井区形成于该第一磊晶层上，该第一井区为第二型掺杂；第二井区形成于该第二磊晶层上，该第二井区为第二型掺杂；以及第三井区形成于该隔离结构上，该第三井区设置于该第一井区与该第二井区之间，且该第三井区为第一型掺杂；其中该隔离结构与该埋层及该第三井区交界，以阻挡该第一井区与该第二井区的漏电流路径。2.根据权利要求1所述的半导体结构，其中该隔离结构对准该第三井区。3.根据权利要求1所述的半导体结构，其中该第一磊晶层与该第二磊晶层具有相同的厚度，且厚度不小于5微米。4.根据权利要求3所述的半导体结构，其中该隔离结构，与该第一磊晶层及该第二磊晶层具有相同的厚度。5.根据权利要求1所述的半导体结构，还包括一隔离环围绕该第一磊晶层、该第二磊晶层、该第一井区、和该第二井区。6.根据权利要求5所述的半导体结构，还包括栅极介电层置于该第三井区上，以及一栅极结构置于该栅极介电层上。7.一种形成半导体结构的方法，包括形成埋层于半导体基板上，该埋层为第一型掺杂；布植第一型的掺杂物于该埋层的一区域，使该区域的掺杂浓度高于该埋层的其它区域；成长磊晶层于该埋层上，在该磊晶层成长过程中，该区域的掺杂物扩散至该磊晶层形成一隔离结构，将该磊晶层分隔成第一区域及第二区域；形成第一井区于该第一区域上，该第一井区为第二型掺杂；形成第二井区于该第二区域...

【专利技术属性】
技术研发人员：李国廷，伍佑国，陈富信，姜安民，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]