半导体器件及其制造方法技术

本发明专利技术涉及一种半导体器件及其制造方法。根据实施例，半导体器件可以包括：栅绝缘层和栅电极，该栅绝缘层和该栅电极形成在具有隔离层的半导体衬底的上方；低密度结区，其形成在该栅电极的两侧；图案化的绝缘层，其在形成的同时露出该低密度结区的一部分；以及高密度结区，其形成在该半导体衬底的露出的低密度结区的下方。

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
半导体器件可以包括半导体衬底，其中高密度结区与低密度结区绕着沟道区相互隔离。半导体器件还可以包括顺序地形成于该沟道区上的栅绝缘层与栅电极。栅绝缘层和栅电极的侧壁上可以形成间隔层，同时该间隔层存在于低密度结区上。半导体衬底的整个表面上可以形成填隙氧化层(gap filloxidation)，并且该填隙氧化层上可具有接触孔。可以通过接触孔使半导体衬底的高密度结区电连接至金属互连。间隔层可用来形成低密度结区，并使相邻的栅电极相互隔离。这样可以防止由于短沟道效应而在半导体器件中产生击穿现象，其中该短沟道效应可能在由于半导体器件的高度集成化而导致沟道的长度减小时发生。这种间隔层可以通过将间隔绝缘层沉积于半导体衬底和栅电极上并进行回蚀处理而形成。然而，间隔绝缘层可以在例如约800℃的高温下沉积。因此，形成于半导体衬底上的掺杂剂可能扩散到沟道区中，并且可能发生短沟道效应。从而，可能降低半导体器件的工作特性。另外，由于可能难以通过现有技术的回蚀处理来控制间隔层的区域，所以形成于栅电极侧壁上的间隔层可以具有较宽的宽度。而且，可能难以调整现有技术的间隔层的宽度。因此，本文档来自技高网...

【技术保护点】
一种半导体器件，其包括：栅绝缘层和栅电极，该栅绝缘层和该栅电极形成在具有隔离层的半导体衬底的上方；低密度结区，其形成在该栅电极的两侧；图案化的绝缘层，其形成在该低密度结区的一部分的上方；以及高密度结区，其形成 在该半导体衬底的低密度结区的露出部分的下方。

【技术特征摘要】
KR 2005-12-13 10-2005-01225081.一种半导体器件，其包括栅绝缘层和栅电极，该栅绝缘层和该栅电极形成在具有隔离层的半导体衬底的上方；低密度结区，其形成在该栅电极的两侧；图案化的绝缘层，其形成在该低密度结区的一部分的上方；以及高密度结区，其形成在该半导体衬底的低密度结区的露出部分的下方。2.根据权利要求1所述的半导体器件，其中，该图案化的绝缘层形成在该隔离层的顶面上方以及该栅电极的侧面和顶面的上方。3.根据权利要求1所述的半导体器件，其中，该半导体器件还包括第一阻挡金属膜，其形成在该图案化的绝缘层的上方；以及自对准硅化物层，其形成在该半导体衬底的低密度结区的上方。4.根据权利要求3所述的半导体器件，其中，该第一阻挡金属膜包括Ti膜、TiN膜以及Ti/TiN双膜中的至少一种膜。5.根据权利要求1所述的半导体器件，其中，该半导体器件还包括第二阻挡金属膜，其形成在该自对准硅化物层的上方；以及金属互连，其形成在该第二阻挡金属膜的上方。6.根据权利要求1所述的半导体器件，其中，该图案化的绝缘层包含BSG、PSG以及PE-TEOS中的至少一种。7.一种半导体器件的制造方法，该方法包括以下步骤在具有隔离层的半导体衬底的上方形成栅绝缘层与栅电极；将低密度的掺杂剂注入到该半导体衬底中，以在该栅电极的两侧均形成低密度结区；形成部分地露出该低密度结区的图案化的绝缘层；以及将高密度的掺杂剂注入到该半导体衬底的低密度结区的露出部分中，以在该栅电极的两侧均形成高密度结区。8.根据权利要求7所述的方法，其中，形成该低密度结区的步骤包括使用该栅电极作为掩模，将低密度的掺杂剂注入到该半导体衬底中。9.根据权利要求7所述的方法，其中，形成该图案化的绝缘层的步骤包括在该隔离层的顶部以及该栅电极的侧面和顶部上形成绝缘层。10.根据权利要求7所述的方法，其中，形成该图案化的绝缘层的步骤包括以下步骤在其上形成有低密度结区的半...

【专利技术属性】
技术研发人员：李相龙，
申请(专利权)人：东部电子股份有限公司，
类型：发明
国别省市：KR[韩国]