半导体受光元件制造技术

本发明专利技术提供一种廉价的半导体受光元件，其能以简单的元件结构在未发生边缘击穿之前得到所需要的最低限度的Ｍ、或在与ＰＩＮ－ＰＤ相同电平的低电压／恒定电压环境中进行动作。该半导体受光元件的特征在于，其具备：第１导电层（１２），其具有第１导电类型；光吸收层（１４），其设置在第１导电层上；载流子倍增层（２０），其设置在光吸收层上；窗层（４０），其设置在载流子倍增层上且具有无掺杂或所述第１导电类型；以及第２导电区域（４２），其在所述窗层内通过杂质扩散而形成，与所述光吸收层相比能带隙大，并且导电类型与所述第１导电类型不同，当将从光吸收层的下表面到载流子倍增层的上表面的膜厚设为Ｗ，将所述第２导电区域的膜厚设为Ｘ，将雪崩倍增率设为Ｍ时，Ｘ／Ｗ≥（Ｍ－１）↑［２］／（２Ｍ）。

【技术实现步骤摘要】

本专利技术涉及主要使用在光纤通信系统中的半导体受光元件，特别涉及具有基于离子化的载流子倍增作用的光电二极管(以下，称为PD)。
技术介绍
图1是示意地示出使用在光通信中的以往的InP/InGaAs系列雪崩光电二极管(以下称为APD)的剖面图(参照专利文献1)。参照图1，在n+型的InP基板10上形成n+型InP导电层12、无掺杂的InGaAs光吸收层14、InGaAsP缓冲层22、n+型的InP电场降低层32、以及无掺杂的InP窗层40。在InP窗层40的表面的受光区域58上，设置有反射防止膜52。在受光区域58的周围，设置有p型触点电极50。在触点电极50的周围，形成有保护膜54。在受光区域58的InP窗层40内，设置有p+型导电区域42，在p+型导电区域42的周边部形成有比p+型导电区域42深的p-型保护环区域44。在基板10的背面设置有n型触点电极60。在p+型导电区域42和电场降低层32之间的窗层40内形成有无掺杂层24。窗层40与光吸收层14相比能带隙大，所以入射到受光区域58上的光通过窗层40而被光吸收层14吸收。由光吸收层14产生的电子空穴对中的空穴通过pn结的反向偏置，注入到光吸收层14和p+型导电区域42之间的层即载流子倍增层20。载流子倍增层20是对由光吸收层14注入的空穴(载流子)进行倍增的层。载流子倍增层20中的缓冲层22是对光吸收层14和窗层40之间的能带隙的差进行缓冲的层、且是能带隙连续变化的层。电场降低层32是掺杂为n+型的使载流子倍增层20以及光吸收层14内的电场降低的层。由此，空穴在电场降低层32中被加速，在电场降低层32的上部以及无掺杂层24内产生倍增，电子/空穴对倍增。倍增的空穴到达p+型导电区域42。将从倍增区域取出的载流子相对于注入到倍增区域中的载流子数的比例称为雪崩倍增率M。通常，APD的主流为通过选择扩散而形成p+型导电区域42的平面结构。但是，当为平面结构的情况下，会产生p+型导电区域42周边部比p+型导电区域42中央先出现击穿的边缘击穿。p+型导电区域42周边部的曲率半径越小、并且杂质浓度梯度越大，越容易产生边缘击穿。当产生边缘击穿时，即使使反方向电压增加，也仅限于流过电流，由于处于p+型导电区域42中央部的受光区域58的pn结的反方向电压几乎不增加，所以变得无法发挥APD的功能。因此，为了使p+型导电区域42周边部的击穿电压高于p+型导电区域42中央的平坦部(受光区域58)的击穿电压，在p+型导电区域42周边部设置保护环44。图1所示的光通信用APD所应用的雪崩倍增率(以下，称为M)一般为到15左右。当M变高时，倍增率·带宽积(MB积)不仅限制了频率响应，还增加了过量噪声。因此，存在S/N比为最大(最小接收灵敏度)的最佳的倍增率。关于动作电压，为了取得高M，一般至少需要50V以上的高电压动作。并且，在高M中，由于光入射能量变化而使倍增率(输出电流)变动较大，所以为了实用，控制电压来进行动作，以使倍增率(输出电流)始终保持恒定。因此，在APD动作中，需要高电压电源以及偏置电压控制装置(驱动器)。另一方面，当无载流子倍增的PIN-PD(PIN-光电二极管)的情况下，为20V以下的低电压动作，因光入射能量变化引起的受光灵敏度(输出电流)变动非常小，所以不进行电压控制即可以恒定电压(简单的驱动电路)进行动作。因此，如所述那样，无需APD动作中所需要的高电压电源以及偏置电压控制装置(驱动器)。日本特开平5-21830号公报在图1所示的结构中，为了避免边缘击穿，在p+型导电区域42周边部设置保护环44。保护环44通常在扩散或离子注入之后以充分高温进行热处理，使pn结的杂质浓度梯度变小。不仅直接影响该元件的可靠性，还使形成工艺变得困难、并且需要众多制造工序，所以与无需保护环44的PIN-PD相比，制造成本大幅提高。因此，在光通信系统中，对于中继线系统使用昂贵的APD，对于要求廉价的用户系统使用PIN-PD。随着宽带通信环境的普及，对于用户系统的受光元件，要求理论上无法在PIN-PD中得到的高灵敏度化。对于要求廉价的用户系统的受光元件，很难经济地应用APD。进而，假设在用户系统中应用了PIN-PD，所以成为廉价的低电压/恒定电压(简单的驱动电路)动作环境。虽然无需像中继线系统那样要求高M，但无法驱动需要高动作电压的APD，必须至少变更到昂贵的高电压的电源环境。
技术实现思路
本专利技术的目的在于提供一种能够以没有形成保护环的简单的元件结构在没有发生边缘击穿之前得到所需要的最低限度的M的、或者在与PIN-PD相同电平的低电压/恒定电压环境中动作的廉价的半导体受光元件。本专利技术的半导体受光元件的特征在于，该半导体受光元件具备第1导电层，其具有第1导电类型；光吸收层，其设置在该第1导电层上；载流子倍增层，其设置在该光吸收层上；窗层，其设置在该载流子倍增层上且具有无掺杂或所述第1导电类型；以及第2导电区域，其在所述窗层内通过杂质扩散而形成，与所述光吸收层相比能带隙大，并且导电类型与所述第1导电类型不同，当将从所述光吸收层的下表面到所述载流子倍增层的上表面的膜厚设为W，将所述第2导电区域的膜厚设为X，将雪崩倍增率设为M时，X/W≥(M-1)2/(2M)。根据本专利技术，能够以简单的元件结构在边缘击穿发生之前得到所需要的最低限度的M。在上述结构中，可以采用如下的结构当将所述第2导电区域的周边部的曲率半径设为r时，所述第2导电区域的膜厚X与所述曲率半径r相等。在上述结构中，可以采用如下的结构所述雪崩倍增率为6以下。根据该结构，相对于无需高倍增率的要求，能够提供廉价的半导体受光元件。在上述结构中，可以采用如下的结构所述雪崩倍增率为3以上。根据该结构，能够得到半导体受光元件的动作特性。在上述结构中，可以采用如下的结构所述第2导电区域在受光区域的周边部中，随着向周边移动其厚度变薄。根据该结构，因为没有形成保护环，所以能够削减制造成本。在上述结构中，可以采用如下的结构所述载流子倍增层具有与所述第2导电区域相接且与所述光吸收层相比掺杂浓度高的所述第1导电类型的掺杂层。根据该结构，能够形成急剧的pn结。在上述结构中，可以采用如下的结构所述第1导电类型的掺杂层的厚度为0.1μm以上0.3μm以下、且载流子浓度为5×1015cm-3以上5×1016cm-3以下。根据该结构，能够在长波长带(1.27至1.62μm)光纤通信系统中，得到所需的倍增以及响应特性。在上述结构中，可以采用如下的结构所述载流子倍增层具有与所述光吸收层相接且与所述第2导电区域相比能带隙小、与所述光吸收层相比掺杂浓度高的所述第1导电类型的电场降低层。根据该结构，能够延长使载流子倍增的区域，所以能够使为了取得相同倍增率而要求的电压降低。在上述结构中，可以采用如下的结构使从所述第1导电层的上表面到所述第2导电区域的下表面的区域成为耗尽区域。在上述结构中，可以采用如下的结构所述窗层的层厚为0.8μm以上6.4μm以下、且载流子浓度为无掺杂或3×1015cm-3以下。根据该结构，能够维持充分的扩散工艺控制性。本专利技术的半导体受光元件的特征在于，该半导体受光元件具备第1导电层，其具有第1导电类型；光吸收层，其设置在该第1导电层上；载流子倍增本文档来自技高网...

【技术保护点】
一种半导体受光元件，其特征在于，该半导体受光元件具备：第１导电层，其具有第１导电类型；光吸收层，其设置在该第１导电层上；载流子倍增层，其设置在该光吸收层上；窗层，其设置在该载流子倍增层上且具有无掺杂或所述第１ 导电类型；以及第２导电区域，其在所述窗层内通过杂质扩散而形成，与所述光吸收层相比能带隙大，并且导电类型与所述第１导电类型不同，将从所述光吸收层的下表面到所述载流子倍增层的上表面的膜厚设为Ｗ，将所述第２导电区域的膜厚设为Ｘ，将 雪崩倍增率设为Ｍ时，Ｘ／Ｗ≥（Ｍ－１）↑［２］／（２Ｍ）。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：米田昌博，小山雄司，
申请(专利权)人：优迪那半导体有限公司，
类型：发明
国别省市：JP[日本]