半导体元件及其制造方法技术

本发明专利技术公开了一种半导体元件的制造方法。此方法包括在基底上形成栅极结构，其包括图案化栅介电层、图案化栅极导电层、顶盖层与间隙壁。接着，在栅极结构两侧的基底中形成第一凹槽与第二凹槽。然后，在第一凹槽与第二凹槽的底表面上形成保护层，然后，进行蚀刻工艺，使第一凹槽与第二凹槽向栅极结构的方向侧向扩口。其后，在第一凹槽与第二凹槽之中分别形成材料层。之后，分别于第一凹槽与第二凹槽的材料层中形成源极／漏极接触区。

【技术实现步骤摘要】

本专利技术有关于一种集成电路及其制造方法，且特别有关于半导体元件及 其制造方法。
技术介绍
金属氧化物半导体晶体管是一种广泛使用于诸如是存储元件、影像传感 器或是显示器等各种半导体元件的基本结构。典型的金属氧化物半导体晶体 管包括氧化硅介电层、栅极导电层以及重掺杂源极/漏极接触区。随着线宽的 缩减，半导体元件的尺寸缩小，典型的金属氧化物半导体晶体管因为栅极宽 度缩减，使得其沟道长度也因而缩小。由于启始电压变小而次启始电流增加， 因而衍生短沟道效应。另一方面，栅极宽度缩小之后，由于源极与漏极之间 的电场增加，因而导致热载流子效应的产生。因此，沟道在接近漏极区之处 会产生许多的载流子，造成电崩溃效应。为避免击穿现象，必须维持足够的 沟道长度，如此，将使得所形成的金属氧化物半导体晶体管无法被应用。解决上述问题的 一种方法是采用轻掺杂漏极(LDD)的方式。轻掺杂漏极 的方式是将接近沟道的源极/汲区的浓度P争低，即形成轻#^杂漏极区，藉以减 少源极与漏极之间电场增加所造成的热载流子效应。然而，由于轻掺杂漏极 区的掺杂浓度低，因此，其电阻较高，造成沟道区的电子移动速率减小、元 件的操作速度变慢本文档来自技高网...

【技术保护点】
一种半导体元件的制造方法，包括：　在基底上形成栅极结构，其包括图案化栅介电层、图案化栅极导电层、顶盖层与间隙壁；　进行第一蚀刻工艺，在该栅极结构两侧的该基底中形成第一凹槽与第二凹槽；　在该第一凹槽与该第二凹槽的底面上形成保护层；　进行第二蚀刻工艺，侧向蚀刻去除该第一凹槽与该第二凹槽侧壁的该基底，使该第一凹槽与该第二凹槽向该栅极结构的方向侧向扩口；　于该第一凹槽与该第二凹槽之中分别形成材料层；以及　分别于该第一凹槽与该第二凹槽的该材料层中形成源极／漏极接触区。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈炫旭，陈信琦，廖俊雄，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]