MOS晶体管及其制造方法技术

本发明专利技术披露了一种ＭＯＳ晶体管及其制造方法。用于制造ＭＯＳ晶体管的方法可以包括：在半导体衬底上相继地堆叠衬垫氧化层和掩模层，图样化衬垫氧化层和掩模层以暴露半导体衬底的沟槽形成区，通过蚀刻所暴露的沟槽形成区来在半导体衬底中形成沟槽，以及在包括沟槽的半导体衬底的整个表面上方形成反扩散层和氧化层。该方法可以降低泄漏电流，以及其他情况，使得晶体管产品的特性提高。

【技术实现步骤摘要】

本专利技术实施例涉及半导体器件，更具体地，涉及一种MOS晶 体管及其制造方法。
技术介绍
将参照附图在下文中描述常规金属氧化物半导体(MOS )晶体 管的泄漏电流(leakage current )。图1是示出了 NMOS晶体管的电流-电压特性的曲线图。具体 的，该曲线图示出了当漏电压(drain voltage ) Vd为0.1V时亚阈值 区(sub-threshold region )中的泄漏电；充。在图1中，横坐标表示以伏特为单位的栅电压，而纵坐标表示 以安i咅为单位的漏电流(drain current )。另夕卜，"HUMP，，表示出现 泄漏电流的情况，而"NO HUMP"表示不出玉见泄漏电流的情况。图2是示出了边乡彖晶体管(edge transistor )和主晶体管(main transistor)的^L图。在图2中，并且箭头表示主晶体管，而细箭头表 示边缘晶体管。参照图1所示的NMOS晶体管的电压-电流特性，可以将在亚 阈值区中出现泄漏电流的情况与不出现泄漏电流的情况进行比较。 相比于不出现泄漏电流的情况，在亚阈<i区中出现泄漏电流可能造 成更大的电功率损耗。泄本文档来自技高网...

【技术保护点】
一种用于制造金属氧化物半导体（ＭＯＳ）晶体管的方法，包括：　在半导体衬底上相继堆叠衬垫氧化层和掩模层；　图样化所述衬垫氧化层和所述掩模层以暴露所述半导体衬底的沟槽形成区；　通过蚀刻所述暴露的沟槽形成区来在所述半导体衬底中形成沟槽；以及　在包括所述沟槽的所述半导体衬底的整个表面上方形成反扩散层和氧化层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金廷澔，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[韩国]