可编程存储器、可编程存储器单元与其制造方法技术

本发明专利技术公开了一种可编程存储器、可编程存储器单元与其制造方法。可编程存储器结构包含基材、有源区域、分别位于有源区域一侧的共源极与共漏极、与共源极电连接的第一与第二源极接触、与共漏极电连接的第一与第二漏极接触，以及介于第一与第二源极接触以及第一与第二漏极接触间的多个可编程存储器单元，其包含包覆第一浮动栅极的第一介电层与包覆第二浮动栅极的第二介电层。

【技术实现步骤摘要】

本专利技术涉及一种存储器，特别是涉及一种可编程存储器及其制造方法。
技术介绍
快闪存储器(flash memory)具有非挥发性的信息储存能力，所以应用 的层面十分广泛。 一般说来，快闪存储器分为编码型快闪存储器(NORFlash) 与储存型快闪存储器(NAND Flash)两种。在编码型快闪存储器中，每一个存储器单元(Cell)均与一个字线(WordLine)及一个位线(BitLine)连么士,口 。在快闪存储器中， 一般使用浮动栅极来储存代表信息的电荷。浮动栅极 元件通常需要保持较高的耦合率(coupling ratio )。耦合率是指浮动栅极与控 制栅极间介电层与浮动栅极介电层的电容耦合率。增加耦合率可以降低操作 电压，并提升元件的效能。美国专利6,724,029号提出一种可编程存储器单元结构。在此孪位单元 (twin bit cell)中，矩形的浮动栅极区域只有两边被控制栅极所包围。由于 控制栅极的长度，耦合率较低且存储器单元较大。另一方面，美国专利6，635，532提出一种制造编码型快闪存储器的方法。 在所制得的编码型快闪存储器中，由于其漏极非共漏极(common-drain), 需要许多的漏极接触来维持个别漏极的电连接，于是占据了基材上已经十分 有限的空间。于是需要一种新颖的可编程存储器与可编程存储器单元来克服此等问题。
技术实现思路
本专利技术于是提出 一种新颖的可编程存储器，由于使用共源极 (common-source)与共漏极的方式，能够提升基材上存储器单元的密度。 又在此新颖的可编程存储器中还包含有新颖的可编程存储器单元。可编程存储器单元优选为孪位单元，其中利用特殊呈n字形的介电层帽盖住浮动栅 极，以增加耦合率。如此一来，于是可以P争低操作电压，所以提升了元件的效能。本专利技术首先提供一种可编程存储器单元，包含基材；共享控制栅极；位 于基材与共享控制栅极间的控制栅极介电层；分别位于共享控制栅极一侧的 第 一与第二浮动栅极；分别位于基材与第 一以及第二浮动栅极间的第 一与第 二浮动栅极介电层；覆盖第一浮动栅极的顶部与两侧并接触共享控制栅极的 第 一介电层；覆盖第二浮动栅极的顶部与两侧并接触共享控制栅极的第二介 电层，其中共享控制栅极分别包覆第一介电层以及第二介电层；以及分别位于第 一浮动栅极介电层与第二介电层浮动栅极介电层旁的源/漏极。本专利技术又提供一种可编程存储器结构，包含有基材；位于基材上并沿第一方向延伸的有源区域；分别位于有源区域一侧并沿第一方向延伸的共源极与共漏极；与共源极电连接的第一与第二源极接触；与共漏极电连接的第一与第二漏极接触；以及多个可编程存储器单元，其设于有源区域中并介于第一与第二源极接触以及第 一与第二漏极接触间。本专利技术再提供一种制造可编程存储器中介电结构的方法，包含 提供基材，其中具有源极掺杂区与漏极掺杂区，源极掺杂区与漏极掺杂区上分别形成有源极绝缘结构与漏极绝缘结构并分别和共源极以及共漏极电连接，并且以浮动栅氧化物层覆盖暴露出的基材；再在源极绝缘结构、漏极绝缘结构与浮动栅氧化物层上顺应性地沉积多晶娃层；之后蚀刻多晶硅层，以在源极绝缘结构与漏极绝缘结构的侧壁上形成一 组相对应的第 一与第二浮动栅^l;移除部分源极绝缘结构与部分漏极绝缘结构；在源极绝缘结构、漏极绝缘结构与浮动栅氧化物层上再次顺应性地沉积 介电层；选择性移除介电层以暴露出源极绝缘结构、漏极绝缘结构与浮动栅氧化 物层，以分别形成第一与第二介电结构以分别包覆第一与第二浮动栅极；在该浮动栅氧化物层上形成控制栅极介电层；以及形成共享控制栅极层，其覆盖源极绝缘结构、漏极绝缘结构与控制栅极 介电层以及包覆第一与第二介电结构。附图说明图1例示本专利技术可编程存储器单元的优选实施例。图2例示本专利技术可编程存储器结构的布局的优选实施例,图3-9例示制造本专利技术可编程存储器的方法。附图标记说明100可编程存储器单元 101基材110共享控制栅极 111控制栅极介电层120第一浮动栅极 130第二浮动栅极140第一浮动栅极介电层 150第二浮动栅极介电层160第一介电层170第二介电层180/190源/漏极220有源区域231第一源极接触240共漏极242第二漏极接触260字线310源极掺杂区312漏极绝缘结构330浮动栅氧化物层341第一浮动栅极350介电层352第二介电结构360共享控制栅极层380层间介电层161第一绝缘结构 171第二绝缘结构 200可编程存储器结构 230共源^L 232第二源极接触 241第一漏极接触 250可编程存储器单元 300基材311源极绝缘结构 320漏极摻杂区 340多晶硅层 342第二浮动栅极 351第一介电结构 355控制栅极介电层 370字线具体实施例方式在本专利技术新颖的可编程存储器中，由于使用共源极与共漏极的方式以取 代传统的源极与漏极，能够提升基材上存储器单元的密度以降低成本。又在 此新颖的可编程存储器中还包含有新颖的可编程存储器单元，其为孪位单元，利用特殊呈n字形的介电层帽盖住浮动栅极，以增加耦合率，于是可以 降低操作电压，并提升元件的效能。请参考图1,例示本专利技术可编程存储器单元的优选实施例。本专利技术可编 程存储器单元100包含基材101、共享控制栅极110、控制栅极介电层lll、 第一浮动栅极120、第二浮动4册极130、第一浮动栅极介电层140、第二浮动 栅极介电层150、第一介电层160与第二介电层170。源/漏极180/190分别 位于第一浮动栅介电层极140与第二浮动栅极介电层150旁。基材101通常为半导体基材，例如硅。共享控制栅极110同时为第一浮 动栅极120与第二浮动栅极130所共享，以控制第一浮动栅极120与第二浮 动栅极130。共享控制栅极110、第一浮动栅极120与第二浮动栅极130通 常包含经掺杂的多晶硅，使其具有导电性。控制栅极介电层111，是位于基 材101与共享控制栅极110间，并通常由高品质的氧化物所形成，例如硅氧 化物，厚度可以为150A 300A左右。如图所示，第一浮动4册极120与第二浮动4册极130分别位于共享控制4t 极110的一侧。在基材101与第一浮动栅极120以及第二浮动栅极130间分 别有第一浮动栅极介电层140与第二浮动栅极介电层150位于其中，并通常 由高品质的氧化物所形成，例如硅氧化物，厚度可以为70A 120A左右。分别接触共享控制栅极110的第一介电层160与第二介电层170，各覆 盖住第一浮动栅极120与第二浮动栅极130的顶部与两侧。此外，共享控制 栅极110又分别包覆住第一介电层160以及第二介电层170。第一介电层160 与第二介电层170可以独立的包含多层结构。此等多层结构，例如可以是氧 化物-氮化物-氧化物(ONO)的复合介电结构。本专利技术可编程存储器单元IOO的优点在于，至少一介电层是呈n字形帽 盖住至少一浮动栅极，使得浮动栅极的上半部几乎完全为介电层所包覆。由 于耦合率是指浮动栅极与控制栅极间介电层与浮动栅极介电层的电容耦合 率，此等增大的耦合率可以有效降低操作电压，以提升元件的效能。若有需要，源/漏极180/190上还可以分别有第一绝缘结构161与第二绝 缘结构171，各自接触第一浮动栅极120与第二浮本文档来自技高网...

【技术保护点】
一种可编程存储器单元，包含：　基材；　共享控制栅极；　控制栅极介电层，位于该基材与该共享控制栅极间；　第一浮动栅极与第二浮动栅极，分别位于该共享控制栅极的一侧；　第一浮动栅极介电层与第二浮动栅极介电层，分别位于该基材与该第一浮动栅极以及该第二浮动栅极间；　第一介电层，覆盖该第一浮动栅极的顶部与两侧并接触该共享控制栅极；　第二介电层，覆盖该第二浮动栅极的顶部与两侧并接触该共享控制栅极，其中该共享控制栅极分别包覆该第一介电层以及该第二介电层；以及　源／漏极，分别位于该第一浮动栅极介电层与该第二浮动栅极介电层旁。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈茂泉，萧清南，黄仲麟，张锡华，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]