打线在多曲折接指的半导体封装构造制造技术

本发明专利技术是关于一种打线在多曲折接指的半导体封装构造，主要包括一晶片、一导线架的多个引脚以及多个连接晶片与引脚的焊线。每一引脚具有曲折连接的一第一接指部与一第二接指部。这些焊线的一端连接该晶片的焊垫并且另一端选择性连接于这些第一接指部与这些第二接指部的其中一群组，以致使这些焊线的打线方向是与被连接接指部的延伸方向大致对齐，以方便打线制程。因此，该封装构造具有共用性，能封装具有不同尺寸或不同焊垫配置的晶片，在较佳的接指打线角度下能避免误触邻近接指。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置，特.别是涉及一种打哉在多曲折接指的半 导体封装构造。
技术介绍
在已知的半导体封装构造中，晶片.是黏设于一晶片载体，例如导线架 或线路基板。并常见地通过打线形成的多个烊线电性连接晶片与晶片载体。 其中，晶片载体上会设有多个接指，以供焊线的一端连接。然而随着高密 度集成电路、微间距端子与封装体积微小化的发展，接指的排列间隙与宽 度越来越小，使得焊绵容易误触邻近接指而产生电气短路。此外，接指可 供截断焊线的距离越来越小，导致打线作业困难实施。因此，现行的作法 是针对具有不同尺寸或不同焊垫配置的晶片，设计出专属的晶片载体，其 是具有对应晶片焊垫的接指排列顺序与排列位置，故共用性甚差。请参阅图1及2所示，现有的半导体封装构造100包括一导线架的多 个第一引脚110与第二引脚'150、 一晶片120以及多个第一焊线131与第二 焊线132。每一第一引脚110的内端是具有一接指111,每一第二引脚150 的内端是具有一接指151，以供打线接合。这些第一引脚110与这些第二引 脚150是具有延伸在该半导体封装构造100两相对侧的外引脚(或外露垫)。 请参阅图2所示，这些第一引脚110的接指111与这些第二引脚150的接指 151是为相隔的平行排列，即如图2所示，这些第一引脚110的接指111 与这些第二引脚150的接指151之间是相隔有一间愧Sl,并且以其内端朝 向该间隙Sl的方式分别排列在该间隙Sl的两侧。其中这些第一引脚110 是较长于这些第二引脚150,以供设置该晶片120。这些第一焊线131是电 性连接该晶片120的多个焊垫122至速些第一引脚110的接指111,而这些 第二焊线132是电性连接译晶片120的这些焊垫122至这些第二引脚1.50 的接指151。 一封胶体170是密封该鼎片120、这些第一焊线131、这些第 二焊线132以及这些第一引脚110的内端与这些第二引脚150的内端，但 可显露这些第一引脚110的外引脚与这些第二引脚150的外引脚。:请再参阅图2所示，基于以上所述的这些第一引脚110的接指111与这 些第二引脚150的接指151的排列位置，该晶片120的这些焊垫122亦须 对应排列，以确保这些焊线131与132的打线方向是与这些第一引脚110 的接指111以及这些第二引脚150的接指151的延伸方向大致对齐，故习4知的半导体封装构造100只能封装一种焊垫排列固定与尺寸固定的晶片 120。若选用其它类型的晶片时，晶片的焊垫排列位置或/及晶片尺寸将有所 不相同，导致焊线的打线方向会与导线架的接指延伸方向产生倾斜角度或 是焊线交错的问题，在打线与模封过程中会误触邻近接指导致电气短路。有鉴于上述现有的半导体封装构造存在的缺陷，本专利技术人基于从事此 类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积 极加以研究创新，以期创设一种新型的打线在多曲折接指的半导体封装构 造，能够改进一般现有的半导体封装构造，使其更具有实用性。经过不断 的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值 的本专利技术。
技术实现思路
本专利技术的主要目的在于，克服现有的半导体封装构造存在的缺陷，而 提供一种新型的打线在多曲折接指的半导体封装构造，所要解决的技术问 题是使其通过焊线可选择性连接在多曲折接指的多个接指部，使该封装构 造具有共用性，能封装具有不同尺寸或不同焊垫配置的晶片，在较佳的接指打线角度下能避免误触邻近接指，从而更加适于实用。本专利技术的次一目的在于，提供一种打线在多曲折接指的半导体封装构 造，能使第一焊线与第二焊线的长度较为平均，以避免在封胶制程中因焊 线长度不同造成相邻的焊线相互接触导致讯号短路的问题。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据 本专利技术一种打线在多曲折接指的半导体封装构造，主要包括一导线架的多 个第一引脚、 一晶片以及多个焊线。每一第一引脚具有一多曲折接指，其 包括曲折连接的一第一接指部与一第二接指部。该晶片具有多个焊垫。这 些焊线的一端是连接这些焊垫并且另一端选择性连接于这些第一接指部与 这些第二接指部的其中一群组，其中这些焊线的打线方向与包括这些第一 或第二接指部的连接群组的延伸方向之间形成一第一夹角，这些焊线的打线方向与包括这些第二或第 一接指部的未连接群组的延伸方向之间形成一 第二夹角，该第一夹角是不大于该第二夹角。在不同实施例的应用上，该 导线架是可为一具有多个多曲折接指的晶片载体，每一 多曲折接指包括曲 折连接的一第 一接指部与 一第二接指部， 一半导体封装构造是利用该晶片 载体承载该晶片，再通过这些焊线电性连接该晶片至该第一接指部或该第 二接指部的其中一群组。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。 在前述的半导体封装构造中，该第一夹角是可趋近于零，以使这些焊 线的打线方向与包括这些第 一或第二接指部的连接群组的延伸方向大致平行。在前述的半导体封装构造中，这些第一接指部是可相对于这些第二接 指部更邻近于该晶片。在前述的半导体封装构造中，这些第二接指部是可包括这些第一引脚 的内端。在前述的半导体封装构造中，这些多曲折接指是可为z字形。 在前述的半导体封装构造中，可另包括有一电镀层，其形成于这些多 曲折接指的表面。在前述的半导体封装构造中，可另包括有该导线架的多个第二引脚， 每一第二引脚是具有一第三接指部，这些第三接指部是与这些第一接指部相邻地错位平行排列。在前述的半导体封装构造中，至少一个的第二引脚的内端亦可为多曲 折状并具有一第四接指部，该第四接指部是与这些第一接指部相邻地错位 平行排列。在前述的半导体封装构造中，这些第一引脚是可较长于这些第二引脚 并往这些第二引脚延伸，以供该晶片的设置。在前述的半导体封装构造中，可另包括有该导线架的多个晶片承座， 其是位于这些第一引脚的两侧。在前述的半导体封装构造中，可另包括有一封胶体，以密封该晶片、 这些焊线与这些第一引脚的内端与这些第二引脚的内端，而这些第一引脚 的外端与这些第二引脚的外端是分别延伸外露在该封胶体的两相对侧边。在前述的半导体封装构造中，这些焊垫是可位于该晶片的其中一侧边， 并且该晶片的该侧边的中央是留有一无焊垫留白区。本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本专利技术提出的一种打线在多曲折接指的半导体封装构造，其包括 一晶片载 体，具有多个多曲折接指，每一多曲折接指是包括曲折连接的一第一接指 部与一第二接指部； 一晶片，是具有多个焊垫并设于该晶片载体上；以及多个焊线，其是一端连接这些焊垫并且另一端选择性连接于这些第一接指 部与这些第二接指部的其中一群组，其中这些焊线的打线方向与包括这些 第一或第二接指部的连接群组的延伸方向之间是形成一第一夹角，这些焊线的打线方向与包括这些第二或第 一接指部的未连接群组的延伸方向之间是形成一第二夹角，该第一夹角是不大于该第二夹角。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。 在前述的半导体封装构造中，其中所述的晶片载体为一线路基板。 在前述的半导体封装构造中，其中所述的第一夹角是趋近于零，以使这些焊线的打线方向与包括这些第 一或第二接指部的连接群组的延伸方向6在前述的本文档来自技高网...

【技术保护点】
一种打线在多曲折接指的半导体封装构造，其特征在于其包括：　一导线架的多个第一引脚，每一第一引脚具有一多曲折接指，其包括曲折连接的一第一接指部与一第二接指部；　一晶片，具有多个焊垫；以及　多个焊线，其一端连接这些焊垫并且另一端选择性连接于这些第一接指部与这些第二接指部的其中一群组，其中这些焊线的打线方向与包括这些第一或第二接指部的连接群组的延伸方向之间形成一第一夹角，这些焊线的打线方向与包括这些第二或第一接指部的未连接群组的延伸方向之间形成一第二夹角，该第一夹角不大于该第二夹角。

【技术特征摘要】
1、一种打线在多曲折接指的半导体封装构造，其特征在于其包括一导线架的多个第一引脚，每一第一引脚具有一多曲折接指，其包括曲折连接的一第一接指部与一第二接指部；一晶片，具有多个焊垫；以及多个焊线，其一端连接这些焊垫并且另一端选择性连接于这些第一接指部与这些第二接指部的其中一群组，其中这些焊线的打线方向与包括这些第一或第二接指部的连接群组的延伸方向之间形成一第一夹角，这些焊线的打线方向与包括这些第二或第一接指部的未连接群组的延伸方向之间形成一第二夹角，该第一夹角不大于该第二夹角。2、 根据权利要求l所述的半导体封装构造，其特征在于所述的第一夹 角是趋近于零，以使这些焊线的打线方向与包括这些第一或第二接指部的 连接群组的延伸方向大致平行。3、 根据权利要求1所述的半导体封装构造，其特征在于所述的第一接 指部相对于这些第二接指部更邻近于该晶片。4、 根据权利要求3所述的半导体封装构造，其特征在于所述的第二接 指部包括这些第一引脚的内端。5、 根据权利要求1所述的半导体封装构造，其特征在于所述的多曲折 接指为Z字形。6、 根据权利要求1所述的半导体封装构造，其特征在于其另包括有一 电镀层，其形成于这些多曲折接指的表面。7、 根据权利要求1所述的半导体封装构造，其特征在于其另包括有该 导线架的多个第二引脚，每一第二引脚具有一第三接指部，这些第三接指 部是与这些第一接指部相邻地错位平行排列。8、 根据权利要求7所述的半导体封装构造，其特征在于其中至少一的 这些第二引脚的内端亦为多曲折状并具有一第四接指部，该第四接指部是 与这些第二接指部相邻地错位平行排列。9、 根据权利要求1或7所述的半导体封装构造，其特征在于所述的第 一引脚是较长于这些第二引脚并往这些第二引脚延伸，以供该晶片的设置。10、 根据权利要求9所述的半导体封装构造，其特征在于其另包括有 该导线架的多个晶片承座，其位于...

【专利技术属性】
技术研发人员：范文正，徐玉梅，
申请(专利权)人：力成科技股份有限公司，
类型：发明
国别省市：71[]