制作非易失性存储器的方法技术

本发明专利技术公开了一种制作非易失性存储器的方法。根据本发明专利技术，在非易失性存储器中把相等的电压施加到沿位线两侧形成的栅极上，控制栅极的连续性可以通过控制栅极在单元阵列内的互连而得到提高，结果达到器件更高的集成度和使其中电阻率降低，因此提高了器件的产量。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及，特别是涉及制作下述非易失性存储器的方法，它可以通过互连控制栅极来改善控制栅极的连续性，这些沿位线两侧形成的控制栅极在通过源极接点侧面的位线顶部被互连。在非易失性存储器如快速型EEPROM(电可擦除可编程只读存储器)中，控制栅极沿位线两侧形成，它们在单元阵列外被电连接。附图说明图1表示虚拟地线分离栅极单元阵列的布图，它是常规非易失性存储器快速型EEPROM单元。由场区B分隔出的有源区A被划定包括多个位线C，多个虚拟地线D，多个浮栅极4的沟道区和多个选择栅极11的沟道区。位线C纵向形成，包括漏极接点E。虚拟地线D被横向形成，包括源极接点F。多个组合单元在漏极接点E和源极接点F之间形成。在位线C之间，虚拟地线D被一个一个地形成。控制栅极6沿位线C两侧形成。 选择栅极11被横向形成，部分重叠于浮栅极4和控制栅极6。制作常规非易失性存储器的方法将参照附图1A和图1B简要描述，图1A为该器件沿图1中X1-X1线的剖视图，图1B为该器件沿图1中X2-X2线的放大的剖视图。有源区A和场区B通过器件隔离方法来划定。场氧化膜2由氧化方法形成在场区B中的硅片1上。隧道氧化膜3，第一多晶硅层4，中间绝缘膜5和第二多晶硅层6被淀积在全部硅片1上以后，第一多晶硅层个和第二多晶硅层6由自对准方法形成图形，由此形成浮栅极4和控制栅极6。源极7和漏极8由利用源极/漏极掩模和离子注入法形成。然后，连接各组合单元漏极8的扩散层8A和连接各组合单元源极7的扩散层(图中未示出)被同时形成，由此形成位线C和虚拟地线D。绝缘膜9在控制栅极6上形成。选择栅极氧化膜10在选择栅极沟道区的硅片1上形成。第三多晶硅层11在全部构造上淀积。第三多晶硅层11通过利用选择栅极掩模和蚀刻方法形成图形，由此形成选择栅极11。控制栅极6沿位线C侧面形成，它们在单元阵列外部被连接。如果该器件区域为了更高的集成度而减小，控制栅极6不能做成连续的，因为由打底层产生的台阶覆盖以及接下来的处理如氧化处理引起器件生产上的不利作用。因此，本专利技术的目的提供一种，它可以通过连接沿源极接点侧面通过的位线的两侧形成的控制栅极改善控制栅极的连续性。为了达到本专利技术目的，包括以下步骤在硅衬底上依次形成场氧化膜，隧道氧化膜，第一多晶硅层和中间绝缘层；利用浮栅极掩模和蚀刻法，第一次蚀刻第一多晶硅层；由杂质离子注入法形成位线；由氧化方法在位线上形成厚氧化膜；在处理后产生的全部构造上形成第二多晶硅层；利用控制栅极掩模和蚀刻法，蚀刻第二多晶硅层，由此沿位线两侧形成控制栅极，互连位于位线上方的控制栅极；由自对准蚀刻方法第二次蚀刻所述第一多晶硅层，由此形成浮栅极；由杂质离子注入法形成虚拟地线；在控制栅极上形成绝缘膜，然后由氧化方法形成选择栅极氧化膜；在处理后产生的全部构造上形成第三多晶硅层，然后利用选择栅极掩模和蚀刻法蚀刻第三多晶硅层，由此形成选择栅极。为了更好理解本专利技术的目的和实质，参考附图的详细描述。图1表示常规非易失性存储器中的单元阵列布图。图1A是该器件沿图1中X1-X1线的剖视图。图1B是该器件沿图1中X2-X2线的放大剖视图。图2表示本专利技术的非易失性存储器中的单元阵列布图。图2A是该器件沿图2中X1-X1的剖视图。图2B是该器件沿图2中X2-X2线的放大剖视图。各图中相同标号表示相同部分。下面将参照附图详细描述本专利技术。附图中，图2表示本专利技术非易失性存储器中的单元阵列布图；图2A是该器件沿图2中X1-X1线的剖视图；图2B是该器件沿图2中X2-X2线的放大剖视图。本专利技术的制作方法将参照附图描述。首先，有源区A和场区B由器件隔离法被划定。场氧化膜22由氧化法在场区B中的硅衬底21上形成。隧道氧化膜23，第一多晶硅层24和中间绝缘膜25在全部硅衬底21上形成之后，第一多晶硅层24用浮栅极掩模和蚀刻法被第一次蚀刻。被第一次蚀刻的第一多晶硅层24使得位线C中的硅衬底21和场氧化膜22被曝露。并且浮栅极的沟道区，选择栅极的沟道区和虚拟地线D部分中的硅衬底21被完全地覆盖。由于杂质离子被注入到位线C曝露部分内的硅衬底21，各单元的漏极26和连接这些漏极26的扩散层26A被形成。厚氧化膜28在位线C上形成，其中由氧化法注入杂质离子。在该处理后形成的全部构造上，第二多晶硅层29被形成。第二多晶硅层29用控制栅极掩模和蚀刻法蚀刻，由此控制栅极29沿位线C的两侧形成。然而，这些控制栅极29在通过源极接点F侧面的位线C的上方被互连。由于蚀刻处理连续进行，被第一次蚀刻的第一多晶硅层24由自对准蚀刻法被第二次蚀刻，由此形成浮栅极24。上述制作方法的重要一点是沿位线C两侧形成的控制栅极29在单元阵列内部被电连接。然后，用掩模被曝露虚拟地线D内的硅衬底21。杂质离子注入到曝露的硅衬底21，由此形成各单元的源极27和连接这些源极27的扩散层(图中未示出)。绝缘膜30在控制栅极29的表面上形成。选择栅极氧化膜31由氧化方法形成。在该处理后所产生的全部结构上，第三多晶硅层32被形成。第三多晶硅层32用选择栅极掩模和蚀刻法蚀刻，由此形成选择栅极32。虽然本专利技术的该实施例描述控制栅极29在通过源极接点F侧面的位线C的上方被互连，控制栅极29也可以在除漏极接点E以外的整个位线C上方形成。根据本专利技术，在非易失性存储器中相等的电压施加到沿位线侧形成的栅极上，控制栅极的连续性可以通过控制栅极在单元阵列内的互连而得到提高，结果达到器件更高的集成度和电阻率降低，因此提高了器件的产量。虽然本专利技术已经在本实施例中详细描述，本领域的普通技术人员应该理解，在此描述的本实施例只是一个例子，其部件的设计、结合及装配在不超出本专利技术的范围和精神的情况下可以变化。本文档来自技高网...

【技术保护点】
一种制作非易失性存储器的方法，包括以下步骤：依次在硅衬底上形成场氧化膜，隧道氧化膜，第一多晶硅层和中间绝缘层；用浮栅极掩模和蚀刻法第一次蚀刻所述第一多晶硅层；由杂质离子注入法形成位线；由氧化方法在所述位线上形成厚氧化膜；在所述处理后产生的全部构造上形成第二多晶硅层；用控制栅极掩模和蚀刻法蚀刻所述第二多晶硅层，由此沿所述位线两侧形成控制栅极，互连位于所述位线上方的所述控制栅极；由自对准蚀刻方法第二次蚀刻所述第一多晶硅层，由此形成浮栅极；由杂质注入法形成虚拟地线；在所述控制栅极上形成绝缘膜，然后由氧化方法形成选择栅极氧化膜；在所述处理后产生的全部构造上形成第三多晶硅层，然后用选择栅极掩模和蚀刻法蚀刻所述第三多晶硅层，由此形成选择栅极。２．按照权利要求１的方法，其特征在于沿所述位线两侧形成的所述控制栅极在沿源极接点侧面通过的所述位线上方被互连。

【技术特征摘要】
KR 1994-9-13 23015/941.一种制作非易失性存储器的方法，包括以下步骤依次在硅衬底上形成场氧化膜，隧道氧化膜，第一多晶硅层和中间绝缘层；用浮栅极掩模和蚀刻法第一次蚀刻所述第一多晶硅层；由杂质离子注入法形成位线；由氧化方法在所述位线上形成厚氧化膜；在所述处理后产生的全部构造上形成第二多晶硅层；用控制栅极掩模和蚀刻法蚀刻所述第二多晶硅层，由此沿所述位线两侧形成控制栅极，互连位于所述位线上方的所述控制栅极；由自对准...

【专利技术属性】
技术研发人员：安在春，张熙显，
申请(专利权)人：现代电子产业株式会社，
类型：发明
国别省市：KR[韩国]