具有双重结结构的半导体元件制造技术

本发明专利技术为防止热载流子效应和结漏电，提出一种具有双重结结构的半导体器件，包括：在半导体基片上形成的栅绝缘膜；在该膜上形成的栅电极；由形成于上述半导体基片上的第１导电类型的第１杂质注入区和形成于该区下部其浓度较低的第２导电类型的第２杂质注入区构成的双重结的源区；由形成于上述半导体基片上的第２导电类型的第３杂质注入区和形成于该区下部其浓度较高的第２导电类型的第４杂质注入区构成的双重结的漏区，使多数载流子从上述第１杂质注入区向上述第４杂质注入区移动。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及其有双重结结构的半导体元件，特别涉及可防止由一般的源极所产生的热载流子效应和结漏电拉地导体元件。在附图说明图1示出了现有MOSFEF的剖面结构，但在这样的现有的MOSFET结构中由于半导体器件的高集成化而出现了如下的问题。即，由于半导体元件的驱动电压的大小不能按元件的尺寸随高集成化而减小的比例来减小，而使得施加于漏极4的电场变高，所以存在电漏区结4的空乏区所产生的热载流子及源区结5与基片1之间的漏电流引起的元件特性下降的问题。热载流子产生于场效应晶体管的漏极4与栅绝缘膜2的附近一类电场集中的部分。热载流子具有比栅绝缘膜2的势垒还高的能量，通过栅绝缘膜，热载流子被放出又被捕获，被搏获的载流子形成空间电荷，造成阈值电压一类的元件特性的变化。图1中未说明的标号3表示栅电极。本专利技术之目的在于为解决上述的现有技术的问题，而提出将MOSFET中的源及漏做成双重结的结构来形成，使在漏的高电场区与多数载流子电源向漏的移动路径分离，提高元件的可靠性的具有双重结结构的半导体元件及其制造方法。为解决上述课题，提供一种具有双重结结构的半导体器件，其特征在于，包括在半导体基片上所形成的本文档来自技高网...

【技术保护点】
一种具有双重结结构的半导体器件，其特征在于，包括： 在半导体基片上所形成的栅绝缘膜； 在上述栅绝缘膜上所形成的栅电极； 由形成于上述半导体基片上的第１导电类型的第１杂质注入区和形成于上述第１杂质注入区下部其浓度比上述第１杂质注入区的浓度低的第２导电类型的第２杂质注入区构成的双重结的源区； 由形成于上述半导体基片上的第２导电类型的第３杂质注入区和形成于第３杂质注入区下部其浓度比上述第３杂质注入区的浓度高的第２导电类型的第４杂质注入区构成的双重结的漏区， 使多数载流子从上述第１杂质注入区向上述第４杂质注入区移动。

【技术特征摘要】
KR 1996-6-15 21712/961.一种具有双重结结构的半导体器件，其特征在于，包括在半导体基片上所形成的栅绝缘膜；在上述栅绝缘膜上所形成的栅电极；由形成于上述半导体基片上的第1导电类型的第1杂质注入区和形成于上述第1杂质注入区下部其浓度比上述第1杂质注入区的浓度低的第2导电类型的第2杂质注入区构成的双重结的源区；由形成于上述半导体基片上的第2导电类型的第3杂质注入区和形成于第3杂质注入区下部其浓度比上述第3杂质注入区的浓度高的第2导电类型的第4杂质注入区构成的双重结的漏区，使多数载流子从上述第1杂质注入区向上述第4杂质注入区移动。2.权利要求1所记载的双重结结构的半导体器件，其特征在于，上述第2杂质注入区的结深比上述第1杂质注入区深。3.权利要求1所记述的具有双重结结构的半导体器件，其特征在于，上述第4杂质注入区的结深比第3杂质注入区深。4.权利要求3所...

【专利技术属性】
技术研发人员：张景植，
申请(专利权)人：现代电子产业株式会社，
类型：发明
国别省市：KR[韩国]