半导体装置制造方法及图纸

本发明专利技术之目的是把电压独立于源区地加到沟道区域（基体区域）上，而不增加布局面积。其构成是在ＳＯＩ衬底的隐埋氧化膜２上面形成沟道区域５的Ｐ型半导体区域，并通过栅绝缘膜７形成栅电极８。形成漏区域３，使之达到隐埋氧化膜２，在源区４和隐埋氧化膜２之间存在着高浓度Ｐ型区域６。开达到漏区３和源区４的接触孔１４，并开贯通源区域４达到高浓度区域６的体接触孔１５。在接触孔１４、１５的内壁形成侧壁１２，通过接触孔１４、１５形成与各个区域相连的金属布线１１。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体装置特别是涉及SOI型的半导体装置。SOI(Silicon-On-Insulator绝缘物上的硅)器件，由于具有器件容易隔离且适合于高集成化，无闭锁，源和漏区的结电容低能够高速动作等具有体器件型的诸多好处，所以人们积极地进行开发。在图7中示出了在SOI衬底上形成的MOS器件(在这我们举例是N沟MOS晶体管的器件。以下把这种构造叫作为第一现有例)。在图7中1是硅衬底，2是SOI衬底的隐埋氧化膜，3、4是一形成于SOI基板的n+型衬底的漏区和源区，5是已形成于SOI衬底的硅层上的P-型的沟道区、7是栅极绝缘膜、8是栅极电极、9是侧壁、10是层间绝缘膜、11是金属布线。要想使示于图7的晶体管动作就要给源区提供接地电位，给栅极电极8和漏区3加上正电压，在这里，如果漏电压变高则漏区3和沟道区5之间的接合部的电场将增强就会产生电子空穴对。电子被漏区3吸收，一部分空穴被源区所吸收，但是剩下的空穴将留在沟道区5中，为此在该器件中沟道区域的电位将上升，其结果是阈值电压降低或在某一漏极电压下可以观察到漏电流急剧增大的扭折(kink)特性。如果漏电压急剧上升则从源区4向沟道区域5本文档来自技高网...

【技术保护点】
一种半导体装置，具有下述部分：栅极电极；在已经形成于栅极电极下边的栅极绝缘膜和绝缘性薄膜或者绝缘性衬底之间形成的第一导电类型的沟道区域；把上述沟道区域夹在中间形成的第一导电类型的源区和漏区；在上述源区和上述绝缘性薄膜或者绝缘性衬底之间形成的、与上述沟道区域接触的第一导电类型半导体区域；在上述源区或漏区上边形成的层间绝缘膜，用已形成于贯通上述层间绝缘膜的接触孔内的导电体把源区和漏区引出到上述层间绝缘膜上边，用已形成于贯通上述层间绝缘膜和上述源区的体接触孔内的导电体把上述第一类导电类型半导体区域引出到上述层间绝缘膜上边，其特征是：在上述接触孔和上述体接触孔的内壁上形成了由绝缘物构成的侧壁。

【技术特征摘要】
JP 1997-4-17 100093/971.一种半导体装置，具有下述部分栅极电极；在已经形成于栅极电极下边的栅极绝缘膜和绝缘性薄膜或者绝缘性衬底之间形成的第一导电类型的沟道区域；把上述沟道区域夹在中间形成的第一导电类型的源区和漏区；在上述源区和上述绝缘性薄膜或者绝缘性衬底之间形成的、与上述沟道区域接触的第一导电类型半导体区域；在上述源区或漏区上边形成的层间绝缘膜，用已形成于贯通上述层间绝缘膜的接触孔内的导电体把源区和漏区引出到上述层间绝缘膜上边，用已形成于贯通上述层间绝缘膜和上述源区的体接触孔内的导电体把上述第一类导电类型半...

【专利技术属性】
技术研发人员：大西秀明，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]