P沟道槽型金属氧化物半导体场效应晶体管结构制造技术

一种使用槽工艺的低电压Ｐ沟道ＭＯＳＦＥＴ，它具有外延淀积的恒定浓度的Ｎ型沟道区域，该沟道区域邻近多个槽的侧壁。恒定浓度沟道区域淀积在Ｐ↑［＋］衬底上，并且在每个槽的顶部容纳Ｐ↑［＋］源极区域。对于单向导电器件，源极接触连至源极和沟道区域，或者对于双向器件，源极接触只连至源极区域。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及功率MOS选通器件，说得更具体些，本专利技术涉及一种新颖的具有较低的开关损耗的低电压P沟道金属氧化物半导体场效应晶体管(MOSFET)。功率MOS选通器件是公知的，并且包括诸如功率MOSFET、绝缘栅双极晶体管(IGBT)、栅极控制晶闸管等器件。在这些器件的低电压应用中，特别是在用电池工作的便携式电子装置(诸如个人电脑、蜂窝电话等通常称为无线系统)方面，为延长电池寿命和在它两次充电之间的使用，仔细的功率管理很重要。无线系统中的功率管理应用一般分为两种类别。一类是从外部的直流源对电池充电。对于特定的电池技术，正确地控制充电电流和电压两者很重要。通过以已知的方式调制放置在电源和电池之间的晶体管的占空度来完成这种控制。第二类根据需要对系统的一部分起作用。在此情形中，把晶体管放在电池和要被驱动的负载(诸如RF功率放大器)之间。在某些系统中，多个电源电压又需要DC/DC变换。用公知的低下降(low dropout)的线性调节器或补偿和升压开关调节器。作为上述应用中的晶体管，可以得到N沟道和P沟道功率MOS晶体管。一般，P沟道器件容易在这些电路中使用。于是，当把P沟道MOSFET置于功率母线之中时，能够用逻辑输入控制功率母线，该逻辑输入在功率干线和地之间切换。这对于整个系统允许有单个连续的地。在功率母线中的N沟道器件需要一个栅极信号，它被升高至高于母线的电压，这需要额外的电路。以往，P沟道器件的简单是以较大的损耗为代价的。这是因为P沟道器件依赖空穴导电，而在硅中，空穴比电子具有较低的载流子迁移率。运行的晶体管的导通电阻正比于载流子迁移率，而其损耗正比于导通电阻RDSON。为了克服这一局限性，应该在晶体管内把电阻性的通路减至最小而把宽度增至最大。通路中的空穴也必须最大化。这样做的一种方法是尽可能地降低最大电压额定值，这样允许使用较低的电阻率和掺杂浓度较高的硅。因为大多数电池在只有几伏下工作，因此在无线应用中，12伏额定值一般对于晶体管而言足足有余。先前可以购得的器件的额定值为20伏，并且在栅对源2.5伏下具有相当低的RDSON值。把这些元件做成各种晶片尺寸和封装型式，其范围从Micro3(SOT23)高至SO8。虽然Micro8和SO8封装也有双管的型式，但在下表中列出的值是对于封装中的单个晶体管的。使用这些器件的功耗能够高至9％，这直接表现为较低的利用率。< 已知能够用槽型工艺来制作低电压功率MOSFET，以得到较小的RDSON、栅对漏电容，并且减小Qg(栅极电荷)。开关损耗正比于器件RDSON和Qg的乘积，因此希望在这些器件中也减小RDSON。现有的P沟道槽型功率晶体管使用P型衬底，在其上有P型外延层。器件沟道区域通过进行从外延层顶面向下的深N型扩散接着再进行P型源扩散而形成。于是电压主要被阻挡在P型外延层中，导致相当大的电阻性压降，并且导致在无线系统中损耗增加。这些损耗又降低了在两次充电期间的电池寿命。按照本专利技术，在P沟道槽型MOS选通器件中，取消了常规的P型衬底外延层，并且扩散沟道被外延生长的N型沟道区域取代。现在，沟道区域具有均匀的浓度，而沟道区域的较低的掺杂允许电压在沟道区域中被阻挡，因而降低了对于导通的阈值电压Vτ。于是，采用这种新颖的结构，去除了导通电阻的主要分量，因而器件在栅对源电压为2.5伏下能够完全导通。当把新颖的晶片封装入与上面的表中所述相同的封装中时，RDSON和功耗减小达4倍，如下表所示 于是，如上所示，即使在已放电电池2.5伏的条件下，总的电路损耗被减小到小于2％。附图说明图1是槽型P沟道MOSFET的现有技术类型的单个元件的结图案的截面图。图2是类似于图1截面图，但它描绘了本专利技术的结图案和结构。图3示出与图1或2的MOSFET相同的两个MOSFET的电路图，把它们连接起来以形成一个双向导通的器件。图4是类似于图2的MOSFET的截面图，但示出了经过修改的结图案，用它可以形成双向MOSFET。图5是图4的双向FET的电路图。图6是用于制作图2的器件的硅衬底的一部分的顶视图。图7、8、9和10示出图6的硅的截面的外观，它们是跨过图6中的截线，按照不同的工艺步骤取得的。首先参见图1，该图示出现有技术P沟道槽型MOSEFT的一个“单元”(cell)。所示的单个单元将在芯片的表面上重复任何次。于是，器件具有P+掺杂的衬底20，在其上有一个外延淀积的轻掺杂P-的层21。N+沟道扩散22被扩散入有P-层22的顶面，因此是梯度扩散(gradeddiffusion)。把诸如间隔槽23和24等槽蚀刻入大圆片或芯片的顶面，它延伸至沟道扩散22的底部之下。这些槽衬以栅极绝缘层(诸如氧化物)，分别作为在槽23和24中的栅极氧化物层25和26示出，并且分别填充以导电的多晶硅栅极28和29，它们互相连接(未示出)，并且连至公共的栅极电极。分别在槽23和24的顶部形成P+源极扩散30、31、32、和33。注意，槽23和24可以是细长的带状结构，而源极区域30至33亦将是细长的带。然而，槽23和24的拓扑形状也可以是多边形，在那种情形下，有P+源极将围绕难驾驭的(restive)槽。槽亦可围绕多边形有P+源极。氧化物绝缘塞35和36置于多晶硅带28和29之上，并且使多晶硅带与上面覆盖的铝源极接触40绝缘。源极接触40以通常的方式接触源极区域30、31、32和33，以及沟道扩散22。把漏极接触41连至晶片的底部，以完成垂直导电槽器件。在工作时，必须把足够高的栅极电压施加至多晶硅栅极28和29，使得梯度沟道扩散22沿其整个长度从源极30至33到有P-外延层21逆转。于是，需要相当高的栅极电压，以确保沟道扩散的较高浓度部分的逆转。此外，一当器件导通，在漏极41和源极40之间流动的载流子看到层31的相当高的电阻Repi，于是对于器件造成RDSON增加。本专利技术提供一种新颖的结构，它允许使用较低的栅极电压，并且在P沟道槽型MOS选通器件中具有较低的RDSON。这种器件示于图2，其中，与图1中的部分相似的部分具有相同的标号。首先注意，用正在审查中的编号为08/299,533的申请(IR-1113)中示出的方法制作图2中的至P+源极带30、31、32和33的源极接触。于是，通过P+源极带蚀刻凹槽50，使得源极电极40接触P+源极带31-33和在下面的N型沟道区域。N++扩散51亦可位于控制凹槽的底部下面，以改进铝源极40和硅60之间的接触。按照本专利技术，图1的梯度沟道扩散22和P-外延层21由N+外延生长层60替代，该N+外延层60直接生长在P+衬底20上。N+外延层60沿其整个深度具有恒定的浓度(垂直梯度为零)，并且容纳各种槽结构23和24。选择其浓度以提供较低的阈值电压V7。P+源极30至33扩散入有N+外延层60的顶部。作为新颖结构的结果，可以得到较小的阈值电压，允许约2.5伏以使器件完全导通，这是由于沿邻近于槽侧壁的可逆(invertivle)层的整个长度的浓度均匀地较低。此外，由于图1中的电阻分量Repi被从图2的器件中去除了，因此降低了器件的导通电阻。也能够把图1或2的器件做成双向MOSFET，对于图2的器件如图4所示。于是，图4的器件与图2的器件相同，只是源极接触40只接触P+源极区域本文档来自技高网...

【技术保护点】
一种槽型功率ＭＯＳＦＥＴ，其特征在于，具有一种导电类型的垂直的可逆沟道，所述沟道设置在源极区域和漏极区域之间；沿所述可逆沟道的长度延伸的栅极氧化物和在其上的栅极接触，可对其操作以使所述可逆沟道的导电类型逆转；所述垂直的可逆沟道沿其整个长度具有恒定的浓度。

【技术特征摘要】
US 1998-4-23 60/082,8031．一种槽型功率MOSFET，其特征在于，具有一种导电类型的垂直的可逆沟道，所述沟道设置在源极区域和漏极区域之间；沿所述可逆沟道的长度延伸的栅极氧化物和在其上的栅极接触，可对其操作以使所述可逆沟道的导电类型逆转；所述垂直的可逆沟道沿其整个长度具有恒定的浓度。2．如权利要求1所述的功率MOSFET，其特征在于，所述导电类型之一是N型。3．如权利要求1所述的功率MOSFET，其特征在于，所述可逆沟道是外延淀积的硅。4．一种功率MOSFET，其特征在于，包括下面的组合一种导电类型的衬底；在所述衬底上淀积的另一种导电类型的外延淀积层，并且具有基本上恒定的浓度；多个隔开的槽，它们...

【专利技术属性】
技术研发人员：丹尼尔M金策，
申请(专利权)人：国际整流器有限公司，
类型：发明
国别省市：US[美国]