用于在半导体衬底上制成很小结构宽度的方法技术

在半导体衬底（１００）上制造一种很小的结构宽度的方法，该方法通过一种作为各向异性刻蚀淀积在一个边棱上的第一层，和除去形成该边棱的结构（６０）的结果生成微结构（７０），在此该微结构（７０）的宽度约等于该淀积的第一层的厚度，和该微结构（７０）在氧化位于该微结构（７０）下面的第二层（５０）时是一个氧化屏障，以致于围绕该微结构（７０）生成的氧化物（８０）在除去该微结构（７０）之后，用作位于其下方的（各）层的刻蚀掩模，在此该第一层和第二层以及该氧化物的材料特性是处于如此情况的，它们各自可被有选择地刻蚀，其特征在于，在该半导体衬底（１０）上面和在第二层（５０）下面，设置由一个氮化硅（４０）覆盖的各场氧化物区（２０）和各栅氧化物区（３０），并且在各栅氧化物区（３０）的范围中生成该很小的结构宽度。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】在集成MOS-电路中采用具有最小栅长的晶体管作为驱动器和采用具有最小宽度的这种晶体管作为有源负载元件。在负载元件情况下，晶体管宽度直接对形成前级电容负载的栅电容和对有源负载元件的电阻值产生影响。在已公开的集成MOS-开关电路的各制造方法中，该最小晶体管宽度是在由一种LOCOS(硅的局部氧化)-工艺生成场绝缘时由最小的有源通道宽度(Bahnbreite)确定的。这种宽度在一定的光刻技术代中通常约为该最小栅长的一倍半至两倍这样大小。然而，希望获得一种更小的晶体管宽度，因为这种宽度对晶体管面积，栅面积和由此栅氧化物产量以及有源的负载元件的输入电容产生影响。如Flotox-EEPROM或者快速存储器的非易失存储器单元也是以MOS-晶体管，也就是用带一个源区，一个沟道区和一个漏区的元件形成的。在这些存储单元中，信息被存储在沟道区之上的、通过一种栅极氧化物与此沟道区绝缘的一种浮栅中。由于介于浮栅和半导体衬底间的电子伏勒-诺德海姆(Fowler-Nordheim)-隧道穿透一种很薄的电介质来进行由编程或清除引起的该电荷的变化。该电介质由一种在栅极氧化物中的一种很薄的窗口，隧道窗口形成。为此需要，相当本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.在半导体衬底(100)上制造一种很小的结构宽度的方法，该方法通过一种作为各向异性刻蚀淀积在一个边棱上的第一层，和除去形成该边棱的结构(60)的结果生成微结构(70)，在此该微结构(70)的宽度约等于该淀积的第一层的厚度，和该微结构(70)在氧化位于该微结构(70)下面的第二层(50)时是一个氧化屏障，以致于围绕该微结构(70)生成的氧化物(80)在除去该微结构(70)之后，用作位于其下方的(各)层的刻蚀掩模，在此该第一层和第二层以及该氧化物的材料特性是处于如此情况的，它们各自可被有选择地刻蚀，其特征在于，在该半导体衬底(10)上面和在第二层(50)下面，设置由一个氮化硅(40)覆盖的各场氧化物区(20)和各栅氧化物区(30)，并且在各栅氧化物区(30)的范围中生成该很小的结构宽度。2.按照权利要求1的方法，其特征在于，该第一层(6)是以氮化硅形成的和第二层(5；50)是以多晶硅形成的。3.按照权利要求1或者2的方法，其特征在于，每次是最上方的层被用作为位于其下层的刻蚀掩模。4.按照权利要求1至3之一的方法，其特征在于，该小的结构宽度在一个EEPROM-存储单元上定义一个隧道窗口(90)的长度。5.用于生成一个具有很小宽度的栅极的方法具有以下各步骤a)在一种衬底表面(1)上生成一个氧化硅-多晶硅-氧化硅-层结构(2，3，4)，b)在此层结构上生成一个第一层(5)，c)在该第一...

【专利技术属性】
技术研发人员：M·克贝尔，
申请(专利权)人：西门子公司，
类型：发明
国别省市：