半导体只读存储器及其制造方法技术

具有平行沟槽的半导体只读存储器（ＲＯＭ），具有沿沟槽的长度方向在沟槽底部和沟槽顶部布置的位线，具有横向于此布置的字线，并且具有在沟槽侧壁中垂直布置的晶体管，其特征在于，沟槽（２）含有绝缘物填料（１２），其中在一个沟槽侧壁（４）上只有一个晶体管，以及在两个对置排列的沟槽侧壁上各有一个晶体管的沟槽区域内的绝缘物填料（１２）被从沟槽的整个横截面上除掉。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种根据权利要求1前序部分所述的半导体只读存储器(ROM)以及制造该存储器的方法；在这种半导体只读存储器中，程序化是在制造过程中通过适当处理存储晶体管实现的。这样的ROM通常包括许多平行位线和许多平行字线，位线经由存储晶体管的源极引线和漏极引线布置，字线垂直于位线布置并且在所有情况下都与一行存储晶体管的栅极引线相互连接。对这种排列的小型化存在着某些固有的限制。每个晶体管的栅必须有一特定的最小长度以确保存储晶体管转换到阻塞状态时源和漏之间的电流被可靠地夹断。此外栅电极间的最小距离也由制造过程来决定。通常的ROM的各种改型已被提出以获得增加的封装密度。DE-4214923A1公开了一种“与非”结构的掩膜ROM装置及其制造方法，许多相互平行延伸的沟槽形成在一硅衬底表面的一存储晶体管区域内。为此，这些MOS存储晶体管使用沟槽侧壁作为沟道区域。为此目的，一层薄的栅氧化物被覆盖在侧壁上并再在其上覆盖一栅电极。位线垂直于沟槽的方向，交替地布置在顶部和底部。字线与其成直角排列。采用适当的掩膜离子注入通过掺杂所选择的存储晶体管的沟道实现ROM的程序化。其结果，通过恰当地选择掺杂材料和掺杂浓度，这些存储晶体管的起始电压可以提高到高于工作电压的数值。因此在ROM的读过程中，被掺杂的存储晶体管在加上工作电压时阻塞，而非掺杂晶体管在加上工作电压时接通。另一种程序化过程在于，用一种绝缘物填充沟槽，并在沟槽侧壁的一些位置上将绝缘物刻蚀一个孔，在这些位置上应该制造接通晶体管。然后，在进一步的制造步骤中，在孔壁上形成栅氧化物。然后在栅氧化物上覆上多晶硅以形成栅电极。没有被形成栅的沟槽侧壁的区域形成某些单元，这些单元在加上工作电压时阻塞。虽然所述两种程序化方法提供了可用的结果，但它们本身有一些特殊难题。由DE-4214923A1已知的程序化方法中，掺杂离子注入，以及由此接通电压的调整是在相对于沟槽侧壁的入射角为斜角的情况下进行的，这对本专利技术是有特殊意义的。用于选择性离子注入的掩膜采用光刻技术成形的方法制造，并在离子注入步骤完成后再除掉。因此，此后不再可能分辨离子注入的位置。其结果是，也不再可能把栅氧化物和栅电极层直接与注入的位置对准，这些层在随后的制造步骤中是必须要应用的。因此存在失准的风险，使得栅没有精确地布置在沟道已离子注入的区域上。其结果是，即使加上工作电压时通常应该阻塞的存储晶体管的部分沟道可能有非常好的电导性。不希望的漏泄电流则会流过，该漏泄电流增加ROM的功率要求，乃至搞错程序。此外，有可能不易于将这种程序化方式与采用浅槽隔离(STI)所制造的存储器集成起来。这些沟槽必须在STI方法结束之后采用单独的光刻和刻蚀步骤制作。随后多晶硅布置在这种形貌上使得栅平面的光刻技术和结构化更加困难。在提到的第二种程序化方法方面也出现很多问题。程序化是借助光刻技术形成的光刻胶掩膜实现的，掩膜在绝缘物上将被刻蚀为孔的那些位置留有窗口。在此同样的，由于程序化掩膜对准出现一些问题，该掩膜通常不能被精确固定。如果用光刻方法沟槽可达到的最小宽度为F，程序化掩膜在字线方向上的失准导致这样一种情况，即沟槽和开口之间的重叠变得小于孔的实际横截面，尤其可能变得大大小于F/2。但另一方面，在一些位置具有沟槽全部宽度(≥F)的孔就必须被刻蚀，而在这些位置两个晶体管应在沟槽中处于彼此相对的位置。在随后的刻蚀过程中，因而有必要刻蚀具有完全不同横截面的孔。由于通常的氧化物刻蚀工艺开小孔要比开大孔慢很多，大孔中的下层位线已受到严重影响而小孔还没有被正确地刻蚀出来。上层位线也不可避免地被过度刻蚀，除非可以将其用附加的覆盖层保护起来。受到影响的位线的电阻大大增加。这一技术上的限制导致最小可达到的单元面积的增加以及由此导致费用的增加。本专利技术的任务在于提供一种具有自对准程序化的垂直晶体管的ROM，并提供制造这种ROM的方法。通过将权利要求1和7的特征部分的特征用于通用型ROM，本专利技术的任务得以实现。由从属权利要求得到一些有利的实施方案。本专利技术以一种意想不到的有利方式将上述两种程序化方法的特定特征结合起来。一种自对准程序化的ROM是借助这样一个ROM获得的，该ROM具有平行沟槽，具有沿沟槽的长度方向在沟槽底部和沟槽顶部布置的位线，具有与其垂直布置的字线以及具有在沟槽侧壁中垂直布置的晶体管，借助用绝缘物填充这些沟槽，在含有一个位于一个沟槽侧壁上的晶体管，和一些含有位于两个沟槽侧壁上的晶体管的沟槽区域内，绝缘物被从整个沟槽横截面中除掉。由于绝缘物从相应的沟槽区域内的整个沟槽横截面上都被除掉，所以在采用刻蚀方法制造无绝缘物区域的过程中就不会出现由于无绝缘物区域横截面的极端偏差产生的那些困难。在刻蚀过程中得到均匀的无绝缘物区，并且对位线的侵蚀被减小到最低程度。在根据本专利技术的一个ROM中，所有的沟槽均有利地具有相等的宽度，并且沟槽中所有无绝缘物区域均具有相等的尺寸。其结果是，这些区域可以采用刻蚀的方法非常精确地制造，并可以基本上避免对位线可能的损害。按照一个有利的实施例，根据程序化需要所选择的晶体管沟道区域的电导率由一倾斜掺杂注入来改变。掺杂离子则由上方倾斜地撞击到待注入沟槽侧壁上的预定区域中，而预定不用于离子注入的区域用一掩膜屏蔽上。如果光刻胶掩膜用于屏蔽沟槽侧壁以避免离子注入则可获得好的结果。沟槽的无绝缘物区域适当地用一栅结构填充。因为这些区域的沟槽侧壁被用作含有程序化信息的沟道，所以按照本实施例，晶体管可以被定位在无绝缘物沟槽区域内。栅叠层可以有利地被加入到根据本专利技术结构类型的ROM的具有高精度均匀制造的无绝缘物区域中。按照本专利技术，为了制造这样一种ROM，即具有平行沟槽，位线沿沟槽的长度方向在沟槽底部和沟槽顶部布置，字线横向于此布置，晶体管在沟槽侧壁中垂直布置，应用了一种具有下列工艺步骤的方法-沟槽被填充有绝缘物；-在字线和译码线以后在沟槽上要经过的那些位置处，在绝缘物中被刻蚀出孔，这些孔同沟槽一样宽；-按照程序化要求所选择的晶体管的沟道区域的电导率特性采用一种掩膜的方法被改变；-栅结构被加到沟道区域。根据本专利技术的制造方法确保位线基本上不受损害，并且程序化是自对准的。因为将被刻蚀在绝缘物中的具有相互差别很大的横截面的孔的问题不再出现，所以无绝缘物区域可以容易地制成。因而采用刻蚀的方法无绝缘物区域可非常一致地被形成。这就避免了这样一种情形，即将被刻蚀的相对大的区域已出现过度刻蚀，以及周边区域，例如位线，或已被侵蚀，而将被刻蚀的相对小的区域还没有完全刻蚀。通过在无绝缘物沟槽区域的制造完成以后，绝缘物填料保留在沟槽中的结果是，位于这些绝缘物填料下方的沟槽区域被有效地保护以防止其后掩膜方法产生的影响。这些沟槽侧壁区域的电导率特性的改变得以避免。下面，参照附图详细说明本专利技术，其中附图说明图1示出根据本专利技术，在制造过程中，在沟槽中的无绝缘物区域已刻蚀完之后，并在应用覆盖掩膜方法之前的ROM的一个局部透视图；图2示出表示沟槽侧壁倾斜掺杂离子注入的原理简图。一个半导体只读存储器(ROM)构造在一硅衬底1上。许多直线形沟槽2沿一个方向相互平行布置。沟槽2具有一近似矩形的横截面。底部3的宽度可以，例如，近似地与侧壁4的高度相同。但是，当然，其它尺寸也是可以的。沟槽2之间的本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1．具有平行沟槽的半导体只读存储器(ROM)，具有沿沟槽的长度方向在沟槽底部和沟槽顶部布置的位线，具有横向于此布置的字线，并且具有在沟槽侧壁中垂直布置的晶体管，其特征在于，沟槽(2)含有绝缘物填料(12)，其中在一个沟槽侧壁(4)上只有一个晶体管，以及在两个对置排列的沟槽侧壁上各有一个晶体管的沟槽区域内的绝缘物填料(12)被从沟槽的整个横截面上除掉。2．根据权利要求1所述的半导体只读存储器，其特征在于，所有沟槽(2)具有相等的宽度，并且沟槽(2)中所有无绝缘物区域大小相同。3．根据权利要求1或2所述的半导体只读存储器，其特征在于，根据程序化要求所选择的沟道区域的掺杂被改变，其结果是该沟道区域的电导率特性被改变。4．根据权利要求3所述的半导体只读存储器，其特征在于，所选择的...

【专利技术属性】
技术研发人员：U·齐默尔曼，
申请(专利权)人：西门子公司，
类型：发明
国别省市：